サイクルスリップ訂正を備えるqam復調

 

送信されるべきデータの各nビットをパリティチェックビットで符号化して(n+1)ビット(n情報ビット+そのn情報ビットに関連する1パリティビット)のブロックを生成するためのパリティビット符号器(902)を含むシステムと方法。(n+1)ビットのブロックの各々は、複数の関連するQAMシンボルにグレイマッピングされ(904)、これらのシンボルは、光波長に変調されて(906)受信機に送信される。最大事後確率(MAP)復号器は、受信機で使用されて(912)サイクルスリップを訂正する。180°の位相エラーは、グレイマッピングに先立って、奇数ビットと偶数ビットを独立して符号化し、受信機での奇数番号のビットの復号化においてエラーを識別する。
【選択図】図9

 

 

本発明は、光信号データ検出、より具体的には、光通信システムにおけるサイクルスリップを訂正するためのシステム及び方法に関する。
波長分割多重(WDM)光通信システムにおいて、多数の異なる光搬送波波長がデータで別々に変調されて変調光信号を生成する。変調光信号は、総合信号に組み合わされ、光伝送路上を受信機に送信される。受信機は、そのデータを検出して復調する。
光通信システムにおいて使用することができる一つのタイプの変調は、位相シフトキーイング(PSK)である。PSKの異なる変形例に従って、データは、光波長の位相又は位相遷移が一つ以上のビットを符号化するシンボルを表すように光波長の位相を変調することによって送信される。二位相シフトキーイング(BPSK)変調スキームにおいて、例えば、二つの位相が一シンボル当たり1ビットを表すために使用することができる。四位相シフトキーイング(QPSK)変調スキームでは、四つの位相を一シンボル当り2ビットを表すために使用することができる。他の位相シフトキーイングフォーマットは、差動位相シフトキーイング(DPSK)フォーマット、及びゼロ復帰DPSK(RZ−DPSK)及び偏波分割多重QPSK(PDM−QPSK)のようなPSK及びDPSKの変形例を含む。
複数の情報ビットが単一の送信されたシンボルに対して符号化されているQPSKのような変調フォーマットは、一般的には、マルチレベル変調フォーマットと呼ばれることがある。マルチレベル変調技術は、例えば、送信速度の増加とチャネル間隔の減少を可能とするために使用することができ、それによって、WDMシステムにおける各チャネルのスペクトル効率(SE)を増加する。一つのスペクトル効率マルチレベル変調フォーマットは、直交振幅変調(QAM)である。QAM信号において、情報は、例えば、一シンボル当り複数ビットを符号化するために、位相シフトキーイングと振幅シフトキーイングの組合せを使用して変調される。16−QAM変調フォーマットは、例えば、一シンボル当り4ビットを符号化するために使用することができる。PSK変調スキーム(例えば、BPSK及びQPSK)は、QAMのレベル(例えば、夫々、2QAM及び4QAM)と呼ばれることがある。
例えば、QAMスキームを使用する位相変調光通信システムにおいて、受信機は、変調光信号を検出するために、コヒーレント検出、例えば、ホモダイン検出又はヘテロダイン検出を使用するコヒーレント受信機であってもよい。この用語「コヒーレント」は、本明細書で受信機に関連して使用される場合、受信信号を復調するためのローカル発振器(LO)を含む受信機を指す。デジタル信号処理(DSP)は、復調データを提供するために、受信信号を処理するためのそのようなシステムにおいて実施することができる。受信信号のデジタル信号処理は、スピード及びフレキシビリティを提供し、且つ波長分散、偏波モード分散等のような光通信路に関連する非線形性の訂正を含む種々の機能を実行するために使用することができる。
位相変調システムのためのコヒーレント検出スキームは、絶対位相検出を使用することができる。絶対位相検出は、推定された位相に基づく受信データストリームにおける各ビットの値に関して判定、例えばソフト判定をすることを含む。残念ながら、M−QAM,例えば、QPSK及び16QAMに対して、信号コンステレーションは、角度π/2の位相回転下では不変である。推定された位相を決定するために使用される搬送波位相推定器は、角度θと角度(θ+π/2)との間で区別できない。その結果、推定された搬送波位相は、現在の安定動作点から離れて隣接安定動作点の吸引のドメイン内へ押されることができ、それによって、π/2だけ信号コンステレーションを効果的に回転する。この現象は、サイクルスリップと呼ばれる。サイクルスリップは、このサイクルスリップ事象後に、多数の誤判定を発生し得る。サイクルスリップの影響は、情報シンボルの作動復号を使用することによって、実際のスリップの持続時間に制限することができる。しかしながら、差動復号は、絶対位相検出のビットエラー率の約二倍を有し得る。
サイクルスリップを訂正するためのひとつのアプローチは、既知の情報シンボルを有するパイロットシンボルを導入することである。パイロットシンボルは、パイロットシンボルの搬送波位相が受信されたパイロットシンボルと既知の情報シンボルとの間の位相差を計算することによって明白に推定することができるので、移送の曖昧さを除去する。しかしながら、パイロットシンボルのオーバーヘッドは、感度ペナルティとなるより大きなシンボルレートを引き起こす。これに対処するために、パイロットシンボルには、大きな期間を挿入することができる。一般的に、その期間は、サイクルスリップが検出され且つ搬送波位相基準が訂正された後、パイロットシンボル同士間のシンボルの数の約半分の期間かかり得る。その訂正のために掛かる時間は、検出されたデータにおけるバーストエラーとなり得る。
本発明は、ここで、添付の図面を参照して例として記載され、類似の参照番号は類似の部品を表す。
本開示と一致するシステムの一例示的実施形態のブロック図である。
本開示と一致する送信機の一例示的実施形態のブロック図である。
本開示と一致する受信機の一例示的実施形態のブロック図である。
本開示と一致する例示的送信機の変調出力を概略的に示す。
本開示と一致するシステムにおける90°と180°の位相エラーに関連するシンボルを示すために相互接続されたコンステレーションポイントを有する16−QAM信号の一例示的実施形態のコンステレーション図である。
本開示と一致するシステムにおける180°位相エラーの発生時での奇数ビットにおけるビット変化を示す。
本開示と一致する送信機の他の一例示的実施形態のブロック図である。
本開示と一致する受信機の他の一例示的実施形態のブロック図である。
本開示と一致する方法の一例を示すフローチャートである。
一般的に、本開示と一致するシステムは、パリティチェックビットで送信されるべきデータのnビット毎を符号化して(n+1)ビットのブロック(n情報ビット+そのn情報ビットと関連する1パリティビット)を生成する。(n+1)ビットのブロックの各々は、光搬送波に変調され且つ受信機に送信される複数の関連するQAMシンボルにグレイ(Gray)マッピングされる。受信機は、最大事後確率(MAP)を使用してシンボルを検出し、サイクルスリップに対して訂正する。
一実施形態では、例えば(n+1)ビットの各ブロックに関連するシンボルは、正しいパリティを有するシンボルと検出されたシンボルまでの最小ユークリッド距離を選択することによって、復号化することができる。検出器はシンボル判定に正しいパリティを使用するので、検出器におけるエラー信号は、サイクルスリップと共に増加してサイクルスリップを自動的に検出し且つ訂正し、検出器が90°(π/2)位相エラーに集束することを防止する。180°の位相エラーは、グレイマッピングに先行して奇数のビットと偶数のビットを独立して符号化し、受信機で偶数ビットを復号化することにおいてエラーを検出することによって、本開示と一致するシステムにおいて検出することができる。
本明細書で使用されるように、「グレイマップ」又は「グレイマッピング」は、既知のグレイマッピングスキームを指し、それによって、1個のコードは、隣接するコードワードが1ビットだけ異なり、且つ追加のビットをデータストリームに追加することを含まない(即ち、グレイマッピングがオーバーヘッドを有さない)ように、隣接するセットのビットの各々に割り当てられる。本明細書で使用される用語「連結された」は、任意の接続、連結、リンク等を指し、それによって、一つのシステムの構成要素によって搬送される信号は、「連結された」構成要素に加えられる。このような「連結された」デバイス即ち信号とデバイスは、互いに必ずしも直接的に接続されず、そのような信号を操作することができるか又は変更することができる中間のコンポーネント又はデバイスによって分離されていてもよい。
図1は、本開示と一致するWDM送信システム100の一例示的実施形態の簡略化されたブロック図である。送信システムは、光情報パス102上を送信端末104から一つ以上の遠隔地にある受信端末106へ複数の光チャネルを送信するように働く。例示的システム100は、チャネルを送信機から受信機へ5,000km以上の距離送信するために構成された長距離海底システムであり得る。例示的実施形態は、光システムの文脈で記載され且つ長距離WDM光システムに関連して有用であるが、本明細書で論じられる広範な概念は、他のタイプの信号を送信し且つ受信する他の通信システムにおいて実施することができる。
システム100は、説明を簡単にするために、高度に簡略化されたポイントツーポイントシステムとして描かれていることを当業者は理解している。例えば、送信端末104と受信端末106は、勿論、両方とも、送受信機として構成されてもよく、それによって、各々が、送信機能と受信機能の両方を実行するように構成されることができる。しかしながら、説明を簡単にするために、本明細書では、端末は、送信機能又は受信機能に関してのみ描かれ且つ記載されている。本開示と一致するシステム及び方法は、多種多様なネットワークコンポーネント及び構成に組み込まれることができることが理解されるべきである。図示の例示的実施形態は、本明細書では、説明としてのみ提供されており、制限のためではない。
図示の例示的実施形態では、複数の送信機TX1,TX2...TXNの各々は、一つの関連する入力ポート108−1,108−2...108−N上でデータ信号を受信し、そのデータ信号を関連する波長λ,λ...λ上で送信する。送信機TX1,TX2...TXNの内の一つ以上は、本開示と一致する変更BICM−IDスキームを使用して関連する波長上でデータを変調するように構成することができる。勿論、送信機は、説明を簡単にするために、高度に簡略化された形態で示されている。各送信機がデータ信号を望ましい振幅と変調でその関連する波長で送信するために構成された電気コンポーネント及び光学コンポーネントを含むことができることを当業者は認識している。
送信波長又はチャネルは、夫々、複数のパス110−1,110−2...110−N上を搬送される。データチャネルは、マルチプレクサ即ちコンバイナー112によって光パス102上の総合信号に組み合わされる。光情報パス102は、光ファイバ導波路、光増幅器、光フィルタ、分散補償モジュール、及び他の能動コンポーネント及び受動コンポーネントを含むことができる。
総合信号は、一つ以上の遠隔にある受信端末106で受信されることができる。デマルチプレクサ114は、関連する受信機RX1,RX2...RXNに連結された関連するパス116−1,116−2...116−N上に波長λ,λ...λで送信されたチャネルを分離する。受信機RX1,RX2...RXNの内の一つ以上は、本開示と一致する変更されたBICM−IDスキームに関連する反復復号化を使用して送信された信号を復調するように構成することができ、且つ関連する出力パス118−1,118−2,118−3...188−N上に関連する出力データ信号を提供できる。
図2は、本開示と一致する一例示的送信機200の簡略化されたブロック図である。図示された例示的実施形態200は、パリティビット符号器202、グレイマッパー204、及び符号化され且つ変調された出力を搬送波波長λNに提供するために連続波レーザ208の出力を変調するための変調器206を含む。
パリティビット符号器202は、関連するパリティビットが入力パス118−N上に提供されたデータストリームの各n情報ビットを符号化するように構成することができる。パリティビット符号器202の出力は、(n+1)ビットの連続ブロック即ちn情報ビット+1パリティビットを含む。パリティビット符号器202によって追加されたパリティビットは、既知の方法で、関連するn情報ビットにおける1の値を有するビットの数が偶数か奇数かを識別する。
知られているように、パリティビットは、偶数パリティビットでも奇数パリティビットでもよい。偶数パリティを使用する場合、そのパリティビットは、n情報ビット(パリティビットを含まない)における1の数が奇数の場合、1の値に設定されて、(n+1)ビット(n情報ビット+1パリティビット)の全体のブロック中の1の数を偶数にする。n情報ビットにおける1の数が既に偶数である場合、偶数パリティビットは、1個の0に設定される。奇数のパリティを使用する場合、そのパリティビットは、n情報ビット(パリティビットを含まない)における1の数が偶数の場合、1に設定され、(n+1)ビット(n個の情報ビット+1パリティビット)の全体のブロック中の1の数を奇数に保つ。n情報ビットにおける1の数が既に奇数である場合、奇数のパリティビットが0に設定される。パリティビット符号器202において奇数パリティビット又は偶数パリティビットで入力データのnビット毎に符号化するためのハードウェア及びソフトウェア構成は、当業者にとっては既知である。
パリティビット符号器の符号化出力は、グレイマッパー204に連結される。グレイマッパー204は、(n+1)ビットの各ブロックを関連する複数のQAMシンボルにマッピングするように構成される。(n+1)ビットの各ブロックと関連する複数のQAMシンボルは、変調器206を使用して連続波レーザ208の光搬送波波長λに変調される。変調器206は、任意の既知の変調方法を使用して、複数のQAMシンボルを搬送波波長λに変調できる。変調器206の符号化され、マッピングされ且つ変調された出力は、WDMシステムにおいてマルチプレクサ112(図1)に連結することができる。
図3は、本開示と一致する一例示的受信機300の簡略化されたブロック図である。図示の例示的実施形態300は、光信号検出器302とデマッパー304を含む。検出器302は、光搬送波波長λ上に信号を受信し且つその光信号を変調器206(図2)によって光搬送波波長λ上に変調されたQAMシンボルを表す一つ以上の関連する電気出力(例えば、偏波多重化変調フォーマットにおける各偏波に関連する出力)に変換するように構成された既知のコヒーレント受信機、例えば偏波ダイバーシティコヒーレント受信機を含むことができる。
デマッパー304は、デジタル信号処理(DSP)回路308の一部として構成することができる。一般的に、DSPは、例えば、直接的に及び/又はソフトウェア命令の制御下で、指定の命令シーケンスを実行するために構成された一つ以上の用途指定集積回路(ASICS)及び/又は特定目的プロセッサを使用しての信号の処理を含む。検出器即ちコヒーレント受信機とコヒーレント受信機のデジタル出力を処理するための搬送波位相推定を使用するDSP回路を組み込む受信機の一例が、米国特許第8,295,713号に記載されており、その教示が参照により、ここに本明細書に組み込まれる。
図2と図3の両方を参照すると、DSP回路308は、検出器302の出力を処理することができ、入力108−Nで提供されたデータを再生する出力を送信機200に提供することができる。デマッパー304は、検出器302の電気出力を受信し、搬送波位相推定機能を使用してグレイマッパー204によって適用されたマッピングを反転してパリティビット符号器202によって適用されたパリティビットを除去する。デマッパーの出力は、入力108−Nで送信機200に提供されたデータのnビットの連続ブロックを表すデマッピングされた出力である。
デマッピングは、例えば、最大事後確率(MAP)検出器を使用して実行することができ、受信機の出力からの事前対数尤度比(LLR)フィードバックに応答して反復して実行することができる。本開示と一致するシステムにおけるデマッパー304は、パリティビット符号器202によって適用されたパリティビットによって示されるパリティを使用した、サイクルスリップの訂正をもたらし得る。幾つかの実施形態では、例えば、デマッパー304は、パリティビットを使用して、自動的にサイクルスリップの訂正を引き起こす方法でデマッピングを実行できる。
本開示と一致するシステムでは、パリティビット符号器202の出力で提供された(n+1)ビットのブロック(n情報ビットと1関連パリティビット)は、種々の方法でグレイマッパー204によって複数のQAMシンボルにマッピングすることができる。一実施形態では、例えば、グレイマッパー204は、パリティビット符号器202の出力での(n+1)連続ビットの各ブロックを奇数個のQAMシンボルにマッピングすることができる。例えば、12連続ビット(11情報ビットと1関連パリティビット)は3個の16−QAMシンボルにマッピングすることができ、6連続ビット(5情報ビットと1関連パリティビット)は3個のQPSK(4−QAM)シンボルにマッピングすることができる等である。この構成では、奇数個のQAMシンボルの各グループに関連する(n+1)ビットの各ブロックは、パリティビットが情報ビットのXORから発生したか又は情報ビットのXNORから発生したかに依存して、偶数個の「1」又は奇数個の「1」のいずれかを有する。受信機300では、奇数個のQAMシンボルは、正しいパリティを有する複数のグレイマッピングQAMシンボルに関連するビットを選択するように構成されたMAP検出器を使用してデマッパー304によってデマッピングすることができる。
例えば、図4は本開示と一致する変調出力400を概略的に示し、パリティビット符号器202は、単一の奇数のパリティビットで各連続する11情報ビット(n=11)を符号化して12ビットのブロックをグレイマッパー204に提供する。図5は、16−QAM信号のグレイマッピングを示すコンステレーション図502である。既知の方法で、図5のコンステレーション図は、シンボルに関連するビット(コードワード)と共に、各QAMシンボルの振幅と位相を示す複数のコンステレーションポイントを示す。
図示の実施形態では、グレイマッパー204は、図5に示されたコンステレーション図におけるコンステレーションポイントにマッピングされた各シンボルを有する3個の16−QAMシンボルに12ビットの各連続ブロック(11情報ビット+1偶数パリティビット)をマッピングする。図示のように、結果としての変調信号は、パリティビット符号器202の出力で提供された12ビットの各連続するブロックに関連した3個の16−QAMシンボルの連続するグループを含む。パリティビット符号器は、各11情報ビットを奇数のパリティビットで符号化するので、12ビットの各ブロックと関連する三個の16−QAMシンボルの連続するグループに関連したビット中の「1」の数は、奇数である。図示の実施形態は、パリティビット符号器202によって与えられた奇数パリティビット関連して記載されるが、パリティビット符号器が、代わりに、偶数パリティビットで各n情報ビットを符号化できることを当業者は認識している。
受信機300で、デマッパー304は、グレイマッピングされたQAMにおいて、マッピングされたビットに関連するパリティが90°の各位相回転後に変化するという事実を使用して、サイクルスリップを検出して訂正することができる。この特徴は、コンステレーションポイントを相互接続する正方形504,506,508,510によって図5に示される。各正方形のコーナーは、隣り合うコーナー上のコンステレーションポイントから90°であるコンステレーションポイント上に配置される。任意のコンステレーションポイントに対して、それから±90°であるコンステレーションポイントは、異なるパリティを有する。例えば、ビット(1110)と関連する16−QAMシンボルは、90°位相回転後に、ビット(0011)又はビット(1001)に関連する16−QAMシンボルに変化する。
このルールは、グレイマッピングを有する任意のM−QAMに当てはまり、Mは、シンボルによって符号化されたビットの数である。特に、M−QAMシンボルに対して、x+yiは、log(M)二進ビットを実数部と虚数部の両方におけるM−パルス振幅変調(PAM)に独立してマッピングすることによって発生するためである。実数としてのxとyとグレイマッピングで、PAM信号yは、
パリティ(y)≠パリティ(−y)
である性質を有する。
これは、グレイマッピングでは、反対の符号を有する二つの最隣接シンボルは、これら二つのシンボルのパリティが異なるようにただ1ビット差を有する。QAMシンボルのパリティは、
パリティ(x+yi)=パリティ(x)XORパリティ(y)
パリティ(x−yi)=パリティ(x)XORパリティ(−y)
である。
従って、
パリティ(x+yi)≠パリティ(x−yi)
である。
一方、M−QAMシンボルの実数部と虚数部を交換することは、パリティ:
パリティ(x−yi)=パリティ(−y+xi)
を変化しない。
従って、シンボル(x+yi)eiπ/2=−y+xiのπ/2の位相回転は、パリティ:
パリティ(x+yi)≠パリティ(−y+xi)
を変化する。
グレイマッピングされたQAMシンボルに関連するビットのパリティは、90°の位相回転毎に変化するので、(n+1)ビット(n情報ビットと1関連パリティビット)のブロックの奇数個のQAMシンボル即ち1個のシンボル、3個のシンボル、5個のシンボル等へのマッピングは、90°の位相回転即ちサイクルスリップを検出して訂正するために使用することができる。
例えば、12ビットが3個の16−QAMシンボルにマッピングされる一実施形態では、デマッパー304で、現在のシンボルm即ちφ(m)に対する搬送波位相は、
φ(m)=φ(m−1)+μi[z(m)e*(m)]
によって与えられた位相更新ルールによって決定することができる。
ここで、μはステップサイズパラメータ、i(x)は虚数部(x)であり、e(m)は、
e(m)=z(m)−a(m)
によって与えられるエラー信号である。
ここで、z(m)=x(m)exp(−jφ(m))は位相エラー訂正を有する等化された出力であり、a(m)は判定デバイス、例えばMAP復号器によるz(m)の推定である。
デマッパー304のMAP復号器は、シンボルに関連するビットにおける「1」の全数がパリティビット符号器202によって適用されたパリティに依存する奇数又は偶数に等しいとの制約下で、フィルタ処理された(検出された)信号[z(m−1),z(m),z(m+1)]から最小ユークリッド距離を有するセットの3個の16−QAMシンボル[a(m−1),a(m),a(m+1)]を決定できる。エラー信号e(m)が正確なパリティを有するMAP復号器によって駆動されるので、エラー信号は、90°(π/2)の位相エラーだけ大きい。換言すれば、デマッパー304における位相トラッキングのための適合等化器の解は、90°の位相エラーに決して集まることができず、それによって、近隣の象限へのサイクルスリップを防止する。
90°の位相エラーは、本開示と一致する構成を使用して検出及び訂正することができるが、そのようなシステムは、グレイマッピングQAMにおけるマッピングされたビットのパリティが180°(π)の回転後に変化しないので、π位相に関連した位相の曖昧さをなお有する。例えば、180°の位相回転では、ビット(0110)(Aのラベルが付けられた)に関連する図5における16−QAMシンボルは、ビット(1100)(Bのラベルが付けられた)に関連する16−QAMシンボルに変化し、且つ両方のシンボルに関連するパリティは、同じである。
しかしながら、シンボルのパリティは、180°の位相回転で変化しないとしても、ビットは、0から始まって右から左へ従来の方法で番号が付けられると、シンボル中の奇数ビットは、180°の位相回転後に常に変化し、偶数ビットは変化しない。例えば、図6は、図5でAとラベルが付けられた16−QAMシンボルに関連するビットと、シンボルAから180°の位相回転されている、図5でBとラベルが付けられた16−QAMシンボルに関連するビットを概略的に示す。図示のように、シンボルAに関連する奇数の番号が付けられたビットは、シンボルBと関連するビットに対する180°の位相回転で変化しないが、シンボルAに関連する奇数の番号が付けられたビットは、シンボルBに関連するビットに対する同じ180°の位相回転で変化する。
本開示と一致する構成は、この特徴を用いて180°の位相エラーへのサイクルスリップを検出できる。一般的に、各シンボルに関連する偶数ビットと奇数ビットは、独立したFEC符号器を使用して符号化することができる。180°の位相エラーの存在では、偶数ビットを復号化するFEC復号器は最小のエラーで動作するが、奇数ビットを扱うFEC復号器は、奇数ビットが180°の位相エラーで変化するので、同期ロス(高エラー率)を有する。このように、復号化におけるエラーは、180°の位相エラーの検出を可能とする。エラーの検出は、サイクルスリップの訂正をもたらすことができる。例えば、180°のサイクルスリップが検出されると、それは、全コードワードに対する奇数ビットのビット値を反転することによって訂正することができる。
図7は、180°の位相エラーを検出するように構成された、本開示と一致する一例示的送信機700の簡略化されたブロック図である。図示の例示的実施形態700は、デマルチプレクサ701、複数のFEC符号器702−n,702−(n−1)...702−1、インターリーバ704、パリティビット符号器202、及び図2に関連して述べられたような変調器206を駆動するためのグレイマッパー204を含む。
デマルチプレクサ701は、パス108−N上の直列入力データストリームを受信し、入力データストリームをn個の別々の並列の逆多重化されたデータストリームに逆多重化する既知の構成を取ることができる、即ち、全てのn番目のビットがデマルチプレクサ701によって1個の関連する出力パスへ分離される。n個のデータストリームの各々は、FEC符号器702−n,702−(n−1)...702−1の内の関連する一つに連結される。FEC符号器702−n,702−(n−1)...702−1は、各々それによって受信されたデータストリームを関連するFECコードで符号化して関連するFEC符号化出力を提供するように構成することができる。
多くのFECコードは既知であり、これらのFECコードの各々は、それらのコードが発生される方法及びその結果それらのコードが実行される方法に関して異なる特性を有する。既知のエラー訂正コードの例は、線形及び循環ハミングコード、循環ボーズ・チョドーリ・オッケンジェム(Bose−Chaudhuri−Hocquenghem)(BCH)コード、畳み込み(ヴィテルビ)コード、循環ゴーレイファイア(Golay and Fire)コード、ターボ畳み込みコードとターボプロダクトコード(TCC,TPC),及び低密度パリティチェックコード(LDPC)を含む。LDPCコードは、その低い関連オーバーヘッドに起因して、FEC符号器702−n,702−(n−1)...702−1にとって特に有用なコードである。FEC符号器702−n,702−(n−1)...702−1及び対応する復号器802−n,802−(n―1)...802−1(図8)における種々のエラー訂正コードを実行するためのハードウェア及びソフトウェア構成は、当業者には既知である。
FEC符号器702−n,702−(n−1)...701−1の各々の符号化出力は、インターリーバ704に連結される。種々のインターリーバ構成が既知となっている。図示の実施形態では、インターリーバ704は、FEC符号器702−n,702−(n−1)...702−1からn個の出力コードワードを受信して、nビットの並列のインターリーブされた出力をパリティビット符号器202に提供する。
上述のように、パリティビット符号器202は、nビットの各ブロックを1関連パリティビットで符号化するように構成することができる。パリティビット符号器202の出力は、(n+1)ビット即ちn情報ビット+1パリティビットの連続ブロックを含む。パリティビット符号器202の符号化出力は、グレイマッパー204に連結される。グレイマッパー204は、(n+1)ビットの各ブロックを関連する複数のQAMシンボル、例えば奇数個のQAMシンボルにマッピングするように構成される。(n+1)ビットの各ブロックに関連する複数のQAMシンボルは、シンボルを連続波レーザ208の光搬送波波長λに変調するために変調器206に提供される。
図8は、図7に示された送信機700を使用して変調された信号を受信するための、本開示と一致する一例示的受信機800の簡略化されたブロック図である。図示の例示的実施形態800は、検出器302、デマッパー304a、デインターリーバ802、複数のFEC復号器804−n,804−(n−1),804−1、マルチプレクサ806、及びインターリーバ808を含む。
上述のように、検出器302は、搬送波波長λに変調された光信号を受信し、この光信号を電気信号に変換するように構成される。デマッパー304aは、検出器302の出力を受信し、送信機でグレイマッパー204によって与えられた変調フォーマットにデータのマッピングを反転し、例えば、上述のようにMAP復号器を使用して、パリティビット符号器によって適用されたパリティビットを除去する。図示のように、デマッピングは、受信機の出力即ち図示の実施形態におけるマルチプレクサ806の出力からの事前LLRフィードバックに応答して反復的に実行することができる。デマッパー304aは、nビットのブロックを含むデマッパー出力を提供し、送信機700においてインターリーバ704の出力を再生する。
デマッパー304aのデマッパー出力は、送信機700で関連するインターリーバ704によって実行されたビットインターリービングを反転し、n個の関連するデインターリーブされた出力をFEC復号器804−n,804−(n−1),804−1に提供するデインターリーバ802に連結されうる。FEC復号器804−n,804−(n−1),804−1は、各々、送信機700で適用されたFECコードを使用して関連するFEC復号化出力を提供するように、これらのFEC符号器によって受信されたデータストリームを復号化するように構成される。FEC復号器804−n,804−(n−1),804−1の各々のn個のFEC復号化出力は、既知のマルチプレクサ806に連結される。マルチプレクサ806は、FEC復号器804−n,804−(n−1),804−1の出力を多重化して送信機700でパス118−N上のデータを再生する直列デジタルデータ出力を生成する。
マルチプレクサ806のデータ出力は、インターリーバ808を介してデマッパー304aにフィードバックされてデマッパー304aへの入力を復号化することにデマッパー304aによって使用される事前LLR情報を提供する。インターリーバ808は、デインターリーバ802によって実行されたデインターリービングを基本的に反転する。
180°の位相エラーの存在下で、FEC復号器804−n,804−(n−1),804−1の内の偶数ビットを復号化するものは、最小エラーで動作するが、FEC復号器804−n,804−(n−1),804−1の内の奇数ビットを扱うものは、奇数ビットが180°位相エラーで変化するために同期ロス(高エラー率)を有する。FEC復号器804−n,804−(n−1),804−1の内の奇数ビットを扱うものによって報告されたエラーは、デマッパー304aに通信されて180°の位相エラーを指摘する。奇数ビットを扱うFEC復号器によって報告されたエラーに応答して、デマッパー304は、各コードワードに対する奇数ビットのビット値を反転して180°位相エラーを訂正することができる。
図9は、本開示と一致する方法900を示すフローチャートである。動作902は、パリティビットで信号のnビットの連続ブロックを符号化して(n+1)ビットの連続ブロックを提供することを含む。(n+1)ビットの連続ブロックは、関連する複数のQAMシンボルにグレイマッピングされ(904)、これらのシンボルは光搬送波波長に変調されて(906)、変調光信号を提供する。変調光信号は、検出されて(908)、電気信号を提供し、複数のQAMシンボルは、電気信号からデマッピングされて(910)(n+1)ビットのブロックを表すデマッパー出力を提供する。パリティビットによって示されるパリティが使用されて(912)、サイクルスリップの訂正をもたらす。
図9は一実施形態に係る種々の動作を示すが、図9に描かれる動作の全てが他の実施形態のために必要であるわけではないことが理解されるべきである。実際に、本開示の他の実施形態において、図9に描かれた動作及び/又はここで記載された他の動作は、図面のいずれにも具体的に示されていない方法で組み合わされてもよいが、なお本開示と十分に一致していることがここでは十分に予期される。このように、一つの図面に正確には示されない特徴や動作に向けられた請求項は、本開示の範囲及び内容内にあるとみなされる。
従って、有利なことに、本開示と一致するシステムは、90°及び/又は180°への位相エラー即ちサイクルスリップを検出して訂正するように構成することができる。このシステムは、パリティビットをnビットのブロックに適用して(n+1)ビットのブロックを生成する。(n+1)ビットのブロックは、複数のQAMシンボルにグレイマッピングされる。90°へのサイクルスリップは、パリティビット符号器によって適用されるパリティビットによって示されるパリティを使用して検出され且つ訂正されうる。180°へのサイクルスリップは、QAMシンボルコードワードにおける偶数ビット及び奇数ビットへFECコードを独立して適用することによって検出され且つ訂正されうる。受信機でのコードワードおける奇数ビットを検出することにおけるエラーは、コードワードにおける奇数ビットの値を反転することによって訂正されうる180°へのサイクルスリップを示すことができる。
本開示の一態様によれば、nビットの連続ブロックを1パリティビットで符号化して(N+1)ビットの連続するブロックを提供するように構成されたパリティビット符号器と、パリティビット符号器に連結され且つ(n+1)ビットのブロックの各1個を関連する複数の象限振幅変調(QAM)シンボルにマッピングするように構成されたグレイマッパーと、グレイマッパーに連結され且つグレイマッパーの出力に応答して光信号を変調して関連する複数のQAMシンボルを含む変調された光信号を提供するように構成された変調器と、変調された光信号を受信して光信号を表す電気信号を提供するための検出器と、電気信号に応答してnビットのブロックを表すデマッパー出力を提供するように構成されたデマッパーとを含み、デマッパーは、更にパリティビットによって示さるパリティを使用してサイクルスリップの訂正をもたらすシステムが提供される。
本開示の他の一態様によれば、関連する複数のQAM信号にマッピングされたn情報ビットと1パリティビットを含む(n+1)ビットのブロックを表す変調された光信号を受信し且つ光信号を表す電気信号を提供するための検出器と、電気信号に応答してnビットのブロックを表すデマッパー出力を提供するように構成されたデマッパーとを含み、デマッパー検出器は、パリティビットによって示されるパリティを使用してサイクルスリップの訂正をもたらすようにさらに構成される光信号受信機が提供される。
本開示の他の一態様によれば、信号のnビットの連続ブロックを1パリティビットで符号化して(n+1)ビットの連続ブロックを提供することと、(n+1)ビットの前記連続ブロックを関連する複数のQAMシンボルにグレイマッピングすることと、前記複数のQAMシンボルを光搬送波波長へ変調して変調された光信号を提供することと、前記変調された光信号を検出して電気信号を提供することと、前記電気信号からの前記複数のQAMシンボルをデマッピングしてnビットの前記ブロックを表すデマッパー出力を提供することと、前記パリティビットによって示されたパリティを使用してサイクルスリップの訂正をもたらすことを含む方法が提供される。
本明細書で記載された方法の実施形態は、プロセッサ及び/又は他のプログラマブルデバイスを使用して実施することができる。そのため、本明細書で記載される方法は、一つ以上のプロセッサによって実行される場合、それらの方法を実行する、記憶された命令を有する有形コンピュータ可読記憶媒体で実施することができる。このように、例えば、送信機及び/又は受信機は、本明細書で記載された動作を実行するための命令(例えば、ファームウェア又はソフトウェアにおける)を記憶するための記憶媒体(図示せず)を含むことができる。記憶媒体は、任意のタイプの有形媒体、例えば、フロッピー(登録商標)ディスク、光ディスク、コンパクトディスク読取専用メモリ(CD−ROM)、書き込み可能コンパクトディスク(CD−RW)、及び磁気光ディスクを含む任意のタイプのディスク、読取専用メモリ(ROM)のような半導体デバイス、ダイナミック及びスタティックRAMのようなランダムアクセスメモリ(RAM)、消去可能プログラマブル読取専用メモリ(EPROM)、電気的消去可能プログラマブル読取専用メモリ(EEPROM)、フラッシュメモリ、磁気又は光カード、又は電子命令を記憶するのに適する任意のタイプの媒体を含むことができる。
任意のブロック図は、本開示の原理を具体化する概略的回路の概念図を本明細書では表していることは当業者によって理解されている。同様に、任意のフローチャート、流れ図、静的遷移図、疑似コード等は、コンピュータ可読媒体によって実質的に表されることができ、それによってコンピュータ又はプロセッサによって実行される種々のプロセスを表し、そのようなコンピュータ又はプロセッサが明白に示されているか否かということが理解される。ソフトウェアモジュール、又はソフトウェアであることが暗示される簡易なモジュールは、プロセスステップ及び/又は文章記述の実行を示すフローチャート構成要素又は他の構成要素の任意の組合せとしてここでは表すことができる。そのようなモジュールは、明白に又は黙示的に示されるハードウェアによって実行することができる。
任意の機能ブロックを含む、図面に示された種々の構成要素の機能は、専用のハードウェア並びに適切なソフトウェアに関連してソフトウェアを実行できるハードウェアの使用を介して提供することができる。一つのプロセッサによって提供される場合、それらの機能は、単一の専用プロセッサによって、単一の共有プロセッサによって、又はプロセッサの内の幾つかが共有される複数の個々のプロセッサによって提供されることができる。更に、用語「プロセッサ」又は[コントローラ]の明白な使用は、ソフトウェアを実行できるハードウエアを排他的に指すように解釈されるべきではなく、制限することなく、デジタル信号プロセッサ(DSP)ハードウェア、ネットワークプロセッサ、用途指定集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、ソフトウェアを記憶する読取専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、及び不揮発性記憶媒体を黙示的に含むことができる。他の従来のハードウェア及び/又は特注のハードウェアもまた含むことができる。
本明細書で任意の実施形態に使用されるように、「回路(circuitry)」は、例えば、単一で或いは任意の組合せで、ハードウェア回路、プログラマブル回路、静的マシン回路、及び/又はプログラマブル回路によって実行される命令を記憶するファームウェアを備えることができる。少なくとも一つの実施形態では、送信機と受信機は、一つ以上の集積回路を備えていてもよい。「集積回路」は、デジタル、アナログ又は両者の混合信号半導体デバイス、及び/又は、制限するわけではないが、例えば半導体集積回路チップのようなマイクロ電子デバイスであってもよい。



  1. nビットの連続ブロックを1パリティビットで符号化して(N+1)ビットの連続するブロックを提供するように構成されたパリティビット符号器(202)と、
    前記パリティビット符号器(202)に連結され且つ(n+1)ビットの前記ブロックの各1個を関連する複数の象限振幅変調(QAM)シンボルにマッピングするように構成されたグレイマッパー(204)と、
    前記グレイマッパー(204)に連結され且つ前記グレイマッパー(204)の出力に応答して光信号を変調して前記関連する複数のQAMシンボルを含む変調された光信号を提供するように構成された変調器(206)と、
    前記変調された光信号を受信して前記光信号を表す電気信号を提供するための検出器(302)と、
    前記電気信号に応答してnビットの前記ブロックを表すデマッパー出力を提供するように構成されたデマッパー(304,304a)を備え、
    前記デマッパーは更に前記パリティビットによって示されるパリティを使用したサイクルスリップの訂正をもたらすように構成されたシステム。

  2. 前記複数のQAMシンボルは、奇数のQAMシンボルを備える、
    請求項1に記載のシステム。

  3. 前記デマッパー(304,304a)は、前記パリティビットによって示された前記パリティに対応するパリティを有する複数のグレイマッピングされたQAMシンボルに関連するビットと前記電気信号から検出された受信された複数のQAMシンボルからの最小ユークリッド距離を選択することによって前記デマッパーの出力を提供するように構成される、
    請求項1に記載のシステム。

  4. 前記システムは、更に、
    直列入力データストリームを受信して前記直列入力データストリームを複数の逆多重化されたデータストリームに逆多重化するように構成されたデマルチプレクサ(701)と、
    各々がFECコードを使用して前記逆多重化されたデータストリームの関連する一つを符号化し且つ関連するFEC符号化出力を提供するように構成された複数の順方向エラー訂正(FEC)符号器(702−n,702−(n−1),702−1)と、
    前記複数のFEC符号器(702−n,702−(n−1),702−1)に連結され且つnビットの前記連続するブロックを備えるインターリーブされた出力を前記パリティビット符号器(202)に提供するように構成されたインターリーバ(704)を備える、
    請求項1に記載のシステム。

  5. 前記システムは、更に、
    前記デマッパー(304,304a)に連結され且つ前記デマッパー出力に応答して複数のデインターリーブされた出力を提供するように構成されたデインターリーバ(802)と、
    各々が前記デインターリーブされた出力の関連する一つを受信して且つ関連する一つFEC符号化出力信号を提供するように構成された複数のFEC復号器(804−n,804−(n−1),804−1)を備える、
    請求項1に記載のシステム。

  6. 前記システムは、前記デマッパー出力の奇数ビットに関連する前記EFC復号器(804−n,804−(n−1),804−1)の1つによって報告されるエラーに応答して前記搬送波位相推定において180°サイクルスリップの訂正をもたらすように構成される、
    請求項5に記載のシステム。

  7. 信号のnビットの連続ブロックを1パリティビットで符号化して(n+1)ビットの連続ブロックを提供すること(902)と、
    (n+1)ビットの前記連続ブロックを関連する複数のQAMシンボルにグレイマッピングすること(904)と、
    前記複数のQAMシンボルを光搬送波波長へ変調して変調された光信号を提供すること(906)と、
    前記変調された光信号を検出して電気信号を提供すること(908)と、
    前記電気信号からの前記複数のQAMシンボルをデマッピングしてnビットの前記ブロックを表すデマッパー出力を提供すること(910)と、
    前記パリティビットによって示されたパリティを使用してサイクルスリップの訂正をもたらすこと(912)を含む方法。

  8. 前記複数のQAMシンボルは、奇数個のQAMシンボルを備える、
    請求項7に記載の方法。

  9. 前記デマッピングは、前記パリティビットによって示された前記パリティに対応するパリティを有する複数のグレイマッピングされたQAMシンボルに関連するビットと前記電気信号から検出された受信された複数個のQAMシンボルからの最小ユークリッド距離を選択することを備える、
    請求項7に記載の方法。

  10. 前記方法は、更に、
    入力信号を逆多重化して複数の逆多重化されたデータストリームを提供することと、
    順方向エラー訂正(FEC)コードを使用して前記複数の逆多重化されたデータストリームの各々を符号化して複数のFEC符号化出力を提供することと、
    前記FEC符号化出力をインターリーブしてnビットの前記連続ブロックを提供することを備える、
    請求項7に記載の方法。

  11. 前記方法は、更に、
    前記デマッパー出力をデインターリーブして複数のデインターリーブされた出力を提供することと、
    前記FECコードを使用して前記デインターリーブされた出力を復号化して複数のFEC復号化出力を提供することを備える、
    請求項10に記載の方法。

  12. 前記方法は、更に、
    前記デマッパー出力の奇数番号のビットに対応する前記FEC復号化出力の各々に応答して前記搬送波位相推定において180°のサイクルスリップを識別することを備える、
    請求項11に記載の方法。

 

 

Patent trol of patentswamp
類似の特許
ワイヤレス通信信号の符号化率の望ましくない増加を緩和するための方法、システム、およびデバイスが説明される。送信符号語を含む複数のシンボルが受信される。第1の変調および符号化方式によるデータシンボルからなる第1のグループと、第2の変調および符号化方式によるデータ変調されたパイロットシンボルからなる第2のグループと、を含む複数のシンボル。適用可能な復調方式は、複数のシンボルからなる各グループに対して適応的に切り換えられる。データ変調されたパイロットシンボルからなる第2のグループは、パイロットシンボルの代わりに使用される。第2の変調および符号化方式は、第1の変調および符号化方式よりも信頼性の高い変調および符号化方式である。
知られたパイロット・シンボルと知られていないデータ・シンボルの両方を使用する位相偏移変調方式を使用する通信システム内の受信機におけるキャリア位相および振幅の最小2乗エスティメイタが説明される。すなわち、方法は、知られていないデータ・シンボルに加えて、パイロット・シンボルの知識も利用して、キャリア位相および振幅を推定する。さらに、Lが受信された信号の数であるとして、O(LlogL)の算術演算しか必要としない効率的な再帰ベースの推定方法が説明される。この方法は、M値の丸められた位相オフセットを使用して、データ・シンボルをソートし、このソートされた順序は、最適化プロセスにおいて候補値を再帰的に計算するために使用される。シミュレーション結果は、データ・シンボルとパイロット・シンボルを使用する推定方法が、データ・シンボルのみを使用する推定方法(すなわち、非同期検波方法)よりも性能が良いことを示している。さらに、システムは、複数のM位相偏移変調デジタル変調方式を使用するシステムに対しても使用することができる。
【選択図】図7
I/Q下方変換信号の同相直角位相「I/Q」チャネル・ミスマッチを処理するための方法および装置、ならびに、当該装置の利用である。当該I/Q下方変換信号のアナログ・デジタル変換に基づいて離散時間複素値信号r(n)が取得される(101)。当該取得された離散時間複素値信号r(n)は2以上の倍数によりオーバーサンプルされる。中間信号v(n)が当該離散時間複素値信号r(n)から形成される(102)。当該中間信号v(n)は当該取得された離散時間複素値信号r(n)のπ/2周波数だけシフトしたバージョンの実部に対応する。2チャネル・タイムインタリーブ型アナログ・デジタル変換器「TI−ADC」の周波数依存ミスマッチの推定値を取得するための手続きが当該形成された中間信号v(n)に適用される(103)。それによりTI−ADCミスマッチ推定が取得される。当該I/Qチャネル・ミスマッチが、当該取得されたTI−ADCミスマッチ推定に基づいて推定(104)および/または補償される(105)。これにより、例えば、零IF受信器におけるI/Q下方変換信号に対する複素信号ミスマッチ推定および補償問題に対して実信号処理の解決策が提供される。
本発明は、少なくとも1つの受信機にデータを伝達するための方法に関し、データは第1のストリーム及び第2のストリームに分解される。この方法は、
−第1のストリームの第1の幾つかのビットから、配置点クラスタのうちの或る配置点クラスタを識別するステップであって、各配置点クラスタは同数の点を有し、それぞれの領域の中に含まれ、各領域は2π/Cの角度を形成する1対の直線であって、Cはクラスタの数である、1対の直線によって区切られる、ステップと、
−第2のストリームの第2の幾つかのビットから、識別したクラスタ内に含まれる配置点のうちの1つの配置点を識別するステップと、
−伝送すべき記号を形成するために、識別するのに使用したビットを、識別した配置点クラスタの識別した配置点にマップするステップと、
−その記号を少なくとも1つの受信機に伝送するステップと
を含む。
【課題】 本発明は、低レイテンシでプラスチック光ファイバを介してデジタルデータを送信するための効率的な符号化および変調システムに関する。
【解決手段】 特に、デジタル信号は、2レベル剰余類符号化によって符号化される。第1のレベルは、バイナリ短縮型BCH符号化をデジタルデータに適用し、配置マッピングおよび格子変換によって剰余類分割を実行する。第2のレベルは符号化されていないが、マッピングおよび格子変換される。2レベルの追加後、ゼロ平均配置を得るように第2段格子変換が実行される。このような3レベル剰余類コーダから出力されたシンボルがさらに変調される。
【選択図】図2
【課題】LOS(Line Of Sight)環境において受信品質を改善することが可能なMIMOシステムを提供する。
【解決手段】LOS環境を改善するため送信信号の位相を規則的に変更する。信号処理方法に関する情報315に従い重み付け合成部600においてストリームs1およびストリームs2に重み付けを行う。さらに重み付けされた信号316Bに対して位相変更部317Bにおいて位相を規則的に変更する。位相変更は、予め定められた例えばn個のシンボル毎あるいは時間毎に、予め定められた位相変更パターンに従って実施する。LOS環境に適した規則に従い、送信信号の位相を規則的に変更することで、データの受信品質を改善する。
【選択図】図6
【課題】SISOによる伝送とMISOおよび/またはMIMOによる伝送とを混在させて通信する際に用いるフレーム構造を提供する。
【解決手段】送信装置のフレーム構成部は、SISO用のデータを集めてフレームを構成し、MISOおよび/またはMIMO用のデータを集めてフレームを構成し、前記SISOの通信において、前記MISO及び前記MIMOの通信で用いられる複数の送信アンテナから、同じ周波数で同じSISO用のデータを送信し、前記SISOの通信における前記送信アンテナ夫々の送信電力は前記MISO及び前記MIMOの通信における同じ前記送信アンテナの送信電力と同じである。
【選択図】 図122
【課題】dvb(Digital Video Broadcasting)-c2受信機における使用に適したfec(Froward Error Correction)フレームヘッダの検出の方法及び装置を提供する。【解決手段】第1相関を形成するために、受信されたデータシンボルの擬似雑音系列との軟相関を計算するステップ910と第2相関を形成するために、Reed−Mullerコードワードに関する多数決論理の復号化を実行し、Reed−Muller対称性尺度を計算するステップ920及びスケーリングされた第1相関とスケーリングされた第2相関との合計を閾値と比較することにより、FECフレームヘッダが検出されたか否かを判定するステップ940とを有する。【選択図】図9
【課題】可変のヘッダ変調によりFEC(前方誤り訂正)フレームヘッダを送信および受信する方法および装置を提供する。【解決手段】PLPデータ部分が16QAMまたは64QAMのデータシンボルで変調されるとき、この32シンボルのヘッダが使用される。16シグナリングビットは、RM(32、16)符号を使用して符号化される。結果として得られる32コードワードビットは、32ビットのPRBSを使用して変調器においてBPSKにより変調される。RM(32、16)符号は1ビットの巡回シフトを受け、32ビットとの間で排他的論理和演算が行われ、同相または直交位相BPSKに示すように使用される系列を形成する。【選択図】図2
ワイヤレス通信システムにおいて、所望の量の帯域幅を与えるためにキャリアアグリゲーションが使用され得、ここで、1次キャリアと1つまたは複数の2次キャリアとがアグリゲートされる。アグリゲートキャリアが単一の周波数帯域中にあるシステムの受信側において、単一の周波数帯域中のアグリゲートキャリアに共通利得を適用するために増幅器が使用され得、共通利得は、アグリゲートキャリアのうちの1つまたは複数を含んでいるアグリゲートキャリアのグループに関連する受信信号品質の指示に応じて判断され得、ここで、1つのグループは、1次キャリアと、可能な1つまたは複数の2次キャリアとを含んでおり、別のグループは2次キャリアのみを含んでいる。
To top