高電圧モニタリングを行う逐次比較型アナログ・デジタル変換器

 

高電圧のアナログ入力をデジタル等価物に変換できる、低電圧の構成可能な差動増幅器及び低電圧の論理回路で作製された、逐次比較型ADC。差動増幅器は、動作のモードに応じて、オペアンプ又はコンパレーターのいずれかとして構成することができる。入力キャパシターC1は、電圧サンプリング用に選択された電極に、切り替え可能に連結される。スイッチドキャパシターアレイC2は、差動増幅器の入力及び出力を介して連結される。スイッチドキャパシターアレイに連結されたSARは、サンプリングされたアナログ電圧に対応するデジタル出力を提供する。サンプリング間隔及び電荷転送間隔中、差動増幅器は、オペアンプとして構成される。転送間隔中、C1/C2比を乗じた、入力キャパシターの電圧がスイッチドキャパシターアレイに転送される。アナログ・デジタル変換間隔中、ADCは、アナログ電圧を等価のデジタル出力に変換する。

 

 

本出願は、2013年3月15日に出願された米国特許仮出願第61/788,926号の利益を主張するものである。前述の出願の主題は、その全体が参照により本明細書に組み込まれる。
(発明の分野)
本発明は、幅広い用途で使用できる逐次比較型アナログ・デジタル変換器に関するものであり、具体的には、特に機能的電気刺激(FES)用途における高電圧刺激電極モニタリングに関するものである。
FES用途では一般に、プログラム可能な電流発生器で生成される電流パルスが神経組織に印加され、複数の選択可能な電極を通じて組織に刺激が与えられる。多くの用途では、必要な電流パルス振幅、並びに刺激を与えられた組織及び電極のインピーダンスにより、刺激装置には高いコンプライアンス電圧が必要になる。コンプライアンス電圧は、電極で使用可能な電圧であり、これを使用して、電流を電極に貫流させ、なおかつ電極電圧の制御を維持することができる。
多くの用途において、刺激回路の動作の完全性を維持するために、電極電圧の測定が必要である。このようなサンプリングは、電極を伴う短絡又は開回路の有無を検出すると同時に、組織及び電極インピーダンスを測定及び決定するときなどに必要になる。一般に生物医学装置で利用されるデジタル処理回路に適合するためには、多くの場合、電極によって通常感知されるアナログ信号をデジタル化することが必要になる。しかしながら、アナログ・デジタル変換器(ADC)は多くの場合、ダイ領域及び消費電力を最小限に抑えるために低電圧トランジスタを使用して設計される。その結果、高電極電圧を直接デジタル化することができない。電極電圧をADCの入力電圧範囲まで減衰させることが必要である。
減衰を実現するための一般的な方法は、抵抗分圧器を使用して、高い電極電圧をより低い電圧に分割することである。しかしながら、この方法は、刺激装置から電流を引き出し、結果として刺激パルス振幅及び刺激装置の出力インピーダンスに影響を与えるため、FES用途には適していない。これらの問題を緩和するため、刺激装置と分圧器との間に電圧バッファを追加することができる(Lee,E.,「High Voltage Tolerant Stimulation Monitoring Circuit in Conventional CMOS Process」,Proc.Of the IEEE 2009 Int.Custom Integratd Circuits Conference(CICC),pp.93〜96,Sept.2009を参照)。しかしながら、このような電圧バッファは、高電圧のレールツーレール演算増幅器(オペアンプ)を必要とするために設計が困難である。
もう1つの可能な方法は、2つのスイッチドキャパシター(SC)を2つの別個の抵抗器として使用して、分圧器を形成することである。この方法では、DC電流が刺激装置から引き出されない。しかしながら、スイッチの電荷注入及び2つのSCの結合ノードにおける非線形の浮遊容量が、減衰利得の精度及び分圧器の線形性に影響を与える。更に、ADCは通常、相当な入力容量を有する。ADC入力がSC分圧器に接続されると、減衰器の実際の減衰係数に影響を与える。したがって、単純なSC分圧器を使用する代わりに、必要な減衰係数に等しい電圧利得を備えたSC増幅器が一般に使用される(Lee,E.,Dai,R.,Reeves,N.,and Yun,X.,「A 36V Biphasic Stimulator with Electrode Monitoring Circuit」,Proc.of the 2012 IEEE Int.Symposium on Circuits and Systems,pp 1087〜1090,May 2012を参照)。SC増幅器は、ADCの駆動に使用されるだけではなく、浮遊容量効果、場合によっては電荷注入効果の排除にも使用できる。ただし、この設計には、SC分圧器に電力を供給するための追加電源が必要である。
さまざまなADCアーキテクチャの中では、SCアレイのアナログ・デジタル変換器を使用する逐次比較型ADCが普及している。これは、ほとんどの生物医学装置で必要とされるサンプリング速度に対して電力消費が少なくて済むためである。このタイプのADCに基づき、減衰係数をADCに結合することができる。元のADCアーキテクチャの入力において、更なるスイッチドキャパシターをSCアレイと直列にして追加することができる(米国特許第6,731,232号の「Programmable Input Range SAR ADC」(Thomas Paul Kearney))。クロック位相を適切に制御することにより、減衰を得ることができる。これで、ADC入力容量(SCアレイの容量)は減衰器の一部になるため、ADC入力を駆動するためのバッファ及びSC増幅器は不要になる。しかしながら、スイッチの非線形の浮遊容量及び電荷注入のため、減衰係数の精度に対する影響は残る。したがって、場合によっては、上述のように当該技術分野に存在する不備を改善するために必要なものは、新しく斬新な逐次型比較ADCアーキテクチャであり得る。
米国特許第6,731,232号明細書
本発明の非限定的な一実施形態は、ADCの特定の動作モードに基づいて、オペアンプ又はコンパレーターとして構成可能な差動増幅器を含む。容量値C1を有する入力キャパシターは、電圧サンプリング及び第2入力(負入力)用に選択された電極に、切り替え可能に連結される。基準電圧は、差動増幅器の第1入力(正入力)に印加される。総容量値C2を有するスイッチドキャパシターアレイは、第2入力及び差動増幅器の出力を介して連結される。スイッチドキャパシターアレイは、ADCの目的に使用されるバイナリ加重アレイである場合がある。逐次比較型レジスターは、スイッチドキャパシターアレイ及び差動増幅器の出力に連結され、サンプリングされた電極アナログ電圧に対応するデジタル出力を提供する。
場合によっては、サンプリング間隔中に、入力キャパシターが、サンプリングされた電極アナログ電圧まで充電される。同時に、第2入力に仮想接地を確立して、サンプリングされた電極アナログ電圧まで入力キャパシターを充電するための経路を準備するように、差動増幅器がオペアンプとして設定される。
場合によっては、転送間隔中に、C1/C2比を乗じた、入力キャパシターの電圧が、スイッチドキャパシターアレイに転送され、差動増幅器はオペアンプとして設定された状態で維持される。
場合によっては、アナログ・デジタル変換間隔中に、差動増幅器がコンパレーターとして構成され、スイッチドキャパシターアレイ、逐次比較型レジスター、及びコンパレーターが、電極アナログ電圧のデジタル出力等価物への変換を実行する。
一実施形態では、本開示は、末梢埋め込み型神経刺激システムに関連する。末梢埋め込み型神経刺激システムは、少なくとも1つの電極と、例えば逐次比較型アナログ・デジタル変換器などを含み得るアナログ・デジタル変換器と、一体型スイッチドキャパシター増幅器と、をそれぞれ含み得る、複数のリード線を含む場合がある。一部の実施形態では、逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシター増幅器は、共通の差動増幅器を共有することができる。一部の実施形態では、システムは、1つ又は複数の電気パルスを生成することができる、パルス発生器を含む。一部の実施形態では、電気パルスが少なくとも1つの電極に伝送されるように、パルス発生器がリード線に接続される。
一部の実施形態では、末梢埋め込み型神経刺激システムは逐次比較型レジスターを含む場合がある。末梢埋め込み型神経刺激システムの一部の実施形態では、逐次比較型レジスターは論理信号発生器を含む場合があり、論理信号発生器は、第1期中にオペアンプとして動作するように差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように差動増幅器に指示する第2信号を生成することができる。一部の実施形態では、末梢埋め込み型神経刺激システムは、リード線とアナログ・デジタル変換器との間の入力キャパシターを含む場合があり、入力キャパシターは第1期中に充電されることができる。一部の実施形態では、入力キャパシターは第1期中、かつ入力キャパシターの充電後に放電することができ、電荷はスイッチドキャパシターアレイに転送することができる。
一実施形態では、本開示は、埋め込み型電気刺激システムに関連する。埋め込み型電気刺激システムは、1つ又は複数の電気パルスを生成することができるパルス発生器と、1つ又は複数の電気パルスを出力できる電極アレイと、電極アレイの少なくとも1つの電極が関連付けられたアナログ信号をデジタル信号に変換でき、再構成可能な差動増幅器を含むことがあるアナログ・デジタル変換器と、差動増幅器を演算増幅器モードとコンパレーターモードとの間で再構成可能なコントローラと、を含む場合がある。
一部の埋め込み型電気刺激システムの実施形態では、アナログ・デジタル変換器は、逐次比較型アナログ・デジタル変換器と、共通の差動増幅器を共有するスイッチドキャパシター増幅器と、を含む場合がある。一部の実施形態では、埋め込み型電気刺激システムは逐次比較型レジスターを含む場合がある。
一部の埋め込み型電気刺激装置の実施形態では、コントローラは、第1期中にオペアンプとして動作するように再構成可能な差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように差動増幅器に指示する第2信号を生成することができる。一部の実施形態では、埋め込み型電気刺激システムは、リード線とアナログ・デジタル変換器とを連結する入力キャパシターを含む場合があり、入力キャパシターは第1期中に充電されることができる。一部の実施形態では、入力キャパシターは第1期中、かつ入力キャパシターの充電後に放電することができ、電荷はスイッチドキャパシターアレイに転送することができる。
一実施形態では、本開示は、神経障害性疼痛の治療方法に関連する。神経障害性疼痛の治療方法は、埋め込み型パルス発生器及び少なくとも1つの電極によって、神経に隣接する、又は神経にある体内組織に少なくとも1つの電気パルスを送達することと、演算増幅器モードに設定された差動増幅器を使用して、少なくとも1つの電気パルスのアナログ属性を感知することと、コンパレーターモードに設定された差動増幅器を使用して、感知したアナログ属性をデジタル信号に変換することと、を含む場合がある。
一部の神経障害性疼痛の治療方法の実施形態では、少なくとも1つの電気パルスを送達することは、末梢神経に近接する、又は末梢神経にある周囲体組織に少なくとも1つの電気パルスを送達することを含む場合がある。一部の実施形態では、電気パルスは第1特性を有し、第1特性は短絡又は開回路の有無及び/又は少なくとも1つの電極の電圧を示す場合がある。一部の実施形態では、神経障害性疼痛の治療の方法は、第2特性を有する第2電気パルスを送達することを含む場合がある。一部の実施形態では、第2電気パルスの第2特性は、電気パルス及びデジタル信号の第1特性に基づく場合がある。
本発明のADCの実施形態の回路図である。 タイミング制御論理信号のタイミング図である。 従来のスイッチドキャパシターアレイの簡略回路図である。 本発明の操作に伴う工程の簡略フローチャートである。 感知システムの一実施形態の略図である。 末梢埋め込み型神経刺激システムの一実施形態の略図である。
ここで図1を参照すると、アナログ・デジタル変換器(ADC)の一実施形態の実施形態の全体的な回路/ブロック図10が示されている。具体的に、図1には、16個の関電極に現れる電圧を選択的に測定/サンプリングするように構成された、10ビットのADCアーキテクチャが示されている。しかしながら、10未満のビット又は10を超えるビットを含み、16個未満の電極又は16個を超える電極に対する電圧のサンプリングを行うADCアーキテクチャは、本発明の意図する範囲内であると理解すべきである。デジタルに変換される電極電圧は、本質的にアナログであり、電極アレイ12から個々に選択され、電圧サンプリングは、信号Φ1が高いときに定められたサンプリング間隔で取得される(図2を参照)。対象電極の選択は、臨床医によって決定されるか、又はプロセッサ(図示なし)に実装された電圧サンプリングプロトコルにプログラミングされる場合がある。図1に示すように、表記SE(j)・Φ1は、E(j)電極が電圧サンプリングに選択されており、信号Φ1によって定められているサンプリング間隔中に、第1スイッチと見なされるスイッチSE(j)が閉じられ、E(j)電極の電圧が測定されるように、「and」関数スイッチとして設定されたスイッチアレイSE(j)を表す。記載の実例では、表記(j)が1〜16の範囲で選択可能であるが、他の実施形態ではスイッチの数が増減する場合がある。
スイッチアレイSE(j)は、キャパシターC1及びスイッチS3を使用する一連の回路構成を通じて、構成可能な差動増幅器16の一方の入力(負入力)に連結される。基準電圧Vrefは、差動増幅器16の他方の入力(正入力)に連結される。第2スイッチS2は、接地と、スイッチアレイSE(j)及びキャパシターC1の相互連結との間に連結される。スイッチS2の状態は、信号Φ2によって制御され、スイッチS3の状態は、信号Φ3によって制御される。
図3に示すように、スイッチドキャパシターアレイC2(18)は、差動増幅器16の入力(負入力)及び出力20を介して連結される。より具体的には、キャパシターアレイ18をバイナリ加重スイッチドキャパシター構成で構成して、アレイ内の各キャパシターが、Vxとして識別される共通の第1ポートと、Viとして識別される共通の第2ポートとの間で並列になるように、対応するシリーズスイッチを介して切り替え可能にすることができる。対応するシリーズスイッチS2それぞれの状態は、Φ2が高いときに、アレイ内のすべてのキャパシターが第1ポートと第2ポートとの間で並列に接続されるように、信号Φ2によって定義される。このような場合、キャパシターアレイ18の総容量値C2は、アレイ内の全キャパシターの容量値の合計と等しくなる。更に、各キャパシターは、第1ポートと、図3にVrefとして識別されている基準電圧との間で、対応するシリーズスイッチを介して切り替え可能であり、10ビットスイッチドキャパシターアレイの場合、スイッチB(10)はアレイ内の11番目のキャパシターC(10)をVrefに連結し、スイッチB(10)bは11番目のキャパシターC(10)を接地に連結する。類似のスイッチング方式が、スイッチドキャパシターアレイ18の残りの各キャパシターに提供される。
更に、一実施形態では、図3の10ビットスイッチドキャパシターアレイは、C(0)〜C(11)の11台のキャパシターを含む。スイッチB(0)bに接続されたキャパシターC(0)は、「ダミー」キャパシターと見なされる。残りの10台のキャパシターはそれぞれ、10ビットスイッチドキャパシターアレイプロセシングの形成に寄与する。図3に示されている「B」スイッチのスイッチングプロトコルに関して、次の真理表は、信号Φ1、Φ2、及びΦ3の関数としてスイッチの状態を定義したものである。
スイッチドキャパシターアレイC2の「B」スイッチに関する真理表
Φ1=1の場合、B(k)=1及びB(k)b=0
Φ2=1の場合、B(k)=0及びB(k)b=0
Φ3=0の場合、B(k)及びB(k)bは相補的である
前記の表で、「k」は0〜10である。
「n」ビットのDACキャパシターアレイの例は、技術論文「Capacitor Array Structure and Switch Control for Energy−Efficient SAR Analog−to−Digital Converters」by Jeong−Sup Lee and In−Cheol Park,IEEE Circuits and Systems,2008.ISCAS 2008.May,18〜21,2008,pp.236〜239に見出すことができる。スイッチドキャパシターアレイの別の参照文献は、「Analog Integrated Circuit Desing」,by David Johns and Ken Martin,John Wiley & Sons,1997,pp.492〜496であり、したがって、スイッチドキャパシターアレイの操作の詳細な説明は不要である。
従来の逐次比較型レジスター(SAR)22は、スイッチドキャパシターアレイ18、及び差動増幅器16の出力20に連結される。タイミング制御論理信号Φ1、Φ2、及びΦ3、並びにクロック信号CK及び開始信号STARTは、SAR 22内に含まれる論理信号発生器(図示なし)によって生成され、従来のSARの動作に適用される。SAR 22に論理信号発生器が含まれると、全体的な回路領域は低減される傾向にあるが、独立した回路ブロックとしてSAR 22の外側に論理信号発生器を有することも、本発明の意図する範囲内である。論理信号発生器は、全体的な回路動作に対してタイミング信号Φ1、Φ2、及びΦ3を生成する。図2に示すとおり、信号STARTが高くなる、つまり論理「1」になると、信号Φ1、Φ2、及びΦ3のシーケンスが開始される。SAR 22の出力24は、ADCOとして識別されており、アナログからデジタルに変換された出力信号を表している。信号Φ1によって制御されたスイッチS4は、差動増幅器16の出力20及び負入力を介して連結され、それにより、Φ1が高くなる、つまり論理「1」において、差動増幅器16がオペアンプ16として機能する。また、図1に示すとおり、Φ3が高い、つまり論理「1」であるときは、差動増幅器16をオペアンプとして機能させ、Φ3が低い、つまり論理「0」であるときは、差動増幅器16をコンパレーターとして機能させるような方法で、信号Φ3は差動増幅器16に直接接続される。
図2には、差動増幅器16がオペアンプ又はコンパレーターとして構成される時間間隔を示すタイムラインが表示されている。また、図2には、サンプリング、転送、又はデジタル出力へのアナログ入力の変換というADC 10の3つの動作モードを示すタイムラインが表示されている。一部の実施形態では、ADC 10の3つの動作モードは、複数の期間に対応する場合がある。一実施形態では、例えば、ADC 10の動作は、サンプリング及び転送を行う第1期と、アナログ入力のデジタル出力への変換を行う第2モードと、に分割することができる。そのような一実施形態では、サンプリングは第1期の第1部分で行い、伝送は第1期の第2部分で行うことができる。一実施形態では、例えば、ADC 10の動作モードは、サンプリングを含む第1期と、転送を含む第2期と、アナログ入力のデジタル出力への変換を含む第3期と、に分割することができる。
動作においては、特定の電極が電圧サンプリングに選択され、スイッチSE(j)(「j」は、特定の選択された電極の番号を表す)は高くなる、つまり論理「1」になる。つまりサンプリング間隔中は、信号Φ1が高い、つまり論理「1」であると、選択された電極E(j)に現れる電圧がキャパシターC1でサンプリングされる。サンプリング間隔中、電荷は、選択された電極出力からキャパシターC1に転送され、それによって、キャパシターC1は、電極出力電圧まで充電される。前記のとおり、サンプリング間隔中の構成可能な差動増幅器16は、スイッチS4が閉じられる(Φ1が高くなる)ために、ユニティゲインフィードバックを備えたオペアンプとして機能する。サンプリング間隔中に差動増幅器をオペアンプとして構成することにより、仮想接地が差動増幅器の第2入力に確立され、入力キャパシターC1からスイッチドキャパシターアレイへの電荷転送が容易になる。更に、オペアンプ16に起因し得る電圧オフセット(Vosとして指定)も、キャパシターC1でサンプリングされる。同時に、スイッチドキャパシターアレイ18の全キャパシターが電圧Vrefに連結されるように、スイッチB(1)〜B(10)が閉じられる。サンプリング間隔中は、信号Φ2が低くなってスイッチS2が開かれ、信号Φ3が高くなってスイッチS3が閉じられる。
転送間隔中は、信号Φ2が高い、つまり論理「1」であるときに、スイッチドキャパシターアレイ18の全キャパシターがViに連結され(図3)、オペアンプ16の出力20にも連結される。キャパシターC1の電荷は、C1の電圧の結果として、図1でキャパシターC2として識別されたスイッチドキャパシターアレイ18に転送され、キャパシターC2を介した電圧(VC2と表す)は、オフセット電圧Vosから「j」電極の電圧(VE(j)と表す)を差し引き、C1/C2比を掛乗じた値、すなわち、VC2=VE(j)・(C1/C2)+Vosに等しくなる。電圧VC2は、スイッチドキャパシターアレイ18の第1ポートVxと第2ポートViとの間で測定される。注意すべき、重要なこととして、選択された電極に現れる電圧は、キャパシターC2の容量値がキャパシターC1の容量値を超える場合に、係数C1/C2によって減衰される。選択された電極に現れる電圧を減衰するよりも、増幅することが望ましい場合には、キャパシターC1の容量値がキャパシターC2の容量値を超えるように設定して、キャパシターの比が望ましい増幅係数と等しくなるようにすることができる。
また、記号C2は二重の用途を有しており、係数C1/C2を形成する目的で、記号C2がスイッチドキャパシターアレイ内の全キャパシターの総容量値を表し、回路動作を記述する目的で、記号C2が図1及び3の回路ブロック18を表すことに注意すべきである。
転送間隔中は、信号Φ1が低くなってスイッチS4が開かれ、信号Φ3が高くなってスイッチS3が閉じられる。転送間隔中は、スイッチドキャパシターアレイ内のキャパシターが、差動増幅器出力と負入力との間に連結され、Φ2が高くなるためにフィードバックループに入り、差動増幅器16はオペアンプとして構成されたままになることに注意すべきである。
この新しく斬新な構成は、最初に、キャパシターC2を介して高い電極電圧範囲をより低い電圧範囲に減衰することによって、大きい電極電圧の測定を提供する。減衰係数は、キャパシターC1及びC2の比によって精密に指示され、(前述の従来技術とは異なり)キャパシターC1及びC2に関連付けられた浮遊容量の影響を受けない。キャパシターC2を介した電圧は、より低い電圧範囲を有するため、論理回路を含む低電圧回路を使用して、キャパシターC2を介した電圧をデジタル化することができる。また、小さいダイ領域を必要とする低電圧トランジスタを利用する低電圧回路が使用されるため、高電圧トランジスタ(大きいダイ領域を占める)は、スイッチS2、並びに電極入力とキャパシターC1との間に連結される入力スイッチアレイにのみ必要とされる。結果として、これにより、高電圧トランジスタを使用する回路と比較すると、全体的なADCダイ領域が低減される。
アナログ・デジタル変換間隔中、つまり、信号Φ3が低い、つまり論理「0」であるときは、差動増幅器16がコンパレーターとして構成され、コンパレーター16によって生成される比較結果に従って、Vrefと接地との間のスイッチドキャパシターアレイ18のキャパシターを切り替えることにより、従来の逐次比較型ACDと同様の方法で、電圧VC2がデジタルビット(10ビットADCアーキテクチャを想定したD1〜D10)に変換される。例えば10ビットADCの場合、プロセッサは図面に表示されないが、スイッチドキャパシターアレイ内でのスイッチング活動、並びに逐次比較型レジスター(SAR)22内での処理を実行するように構成されるプロセッサは、本発明の意図する範囲内であり、当該技術分野において当業者の能力の範囲内であり、したがって、本明細書には詳しく記載されないことを理解すべきである。アナログ・デジタル変換間隔中の逐次比較型処理の完了時に、SAR 22は、アナログからデジタルに変換された出力をSAR出力24に提供する。SAR 22で実行するか、ADCO(SAR出力24)が生成された後で実行するかどうかに関わらず、実際に変換された電圧は、場合によっては、選択した電極電圧の正確な変換を得るために、減衰係数C1/C2の逆数によって拡大されるか、利得係数C1/C2によって縮小される必要がある。
オフセット電圧Vosに関しては、差動増幅器16の適切な設計により、サンプリング間隔及び転送間隔中に電圧は変更されないと見なされる。更に、差動増幅器16のオフセット電圧は、キャパシターC2に格納されたオフセット電圧によって取り消される。
図2及び図4を参照すると、SAR 22の出力24でサンプリングされた選択済みの電極電圧をデジタル等価物に変換する、ADC処理30の論理信号タイミング図及びフローチャートがそれぞれ表示されている。ブロック32では、複数の電極からの電極が、対応するアナログ電圧サンプリング用に選択される。ブロック34では、電圧サンプリング間隔がTstartで開始され、電極電圧E(j)がサンプリングされて、キャパシターC1に保持され、差動増幅器がオペアンプとして設定される。ブロック36では、転送間隔がT1で開始され、C1/C2比を乗じたC1の電圧がスイッチドキャパシターアレイに転送され、差動増幅器がオペアンプとして維持される。ブロック38では、アナログ・デジタル変換がT2で開始され、差動増幅器がコンパレーターとして設定される。ブロック40のT3では、デジタル等価物として変換されたアナログ電圧が逐次比較型レジスター(SAR 22)出力に提供される。一部の実施形態では、逐次比較型レジスター(SAR 22)から受信した情報を使用して、電極及び/又は電極を取り巻く組織のインピーダンスを決定することができる。一部の実施形態では、これを使用して、電極における、及び/又は電極に関する短絡又は開回路の有無を決定及び/又は検出することができる。この処理は、サンプリングされ、デジタル等価物に変換されるアナログ電圧を所有する、他の選択された電極に対して繰り返される。
一部の非限定的な実施形態では、神経障害性疼痛を治療するための末梢埋め込み型システムなどの埋め込み型電気刺激システムに、前記のADCアーキテクチャを組み入れることができる。
欧米(EU及び米国)の人口の約8%が、神経障害性疼痛(神経損傷による慢性難治性疼痛)に冒されている。人口の約5%では、この痛みが激しい。神経に関わる慢性難治性疼痛を有する患者は、少なくとも200,000人存在する。神経障害性疼痛は、治療が非常に困難であり、部分的に痛みが軽減されるのは、患者の半数のみであり得る。このように、個々の患者に対する最適な治療を決定することが課題として残されている。従来の治療としては、特定の抗うつ剤、抗てんかん剤、及びオピオイドが挙げられる。ただし、これらの薬剤の副作用は有害である場合がある。場合によっては、FESなど電気刺激は、薬剤関連の副作用なしでこの疼痛の効果的な治療をもたらす可能性がある。
FES装置の1つのタイプである脊髄刺激装置は、慢性疼痛を制御するため、脊髄にパルス電気信号を送るために使用される装置である。電気刺激は、純粋な電気治療であり、薬剤が原因となるような副作用をもたらさないため、疼痛の治療として薬剤よりも電気刺激の使用を好む医師及び患者が増えている。脊髄刺激(SCS)による疼痛の軽減の正確な機序は不明である。SCS実験の科学的背景は当初、1965年にMelzack and Wallによって初めて記述報告された疼痛のゲートコントロールセオリーに基づいていた。この説では、疼痛は2種類の求心性繊維によって伝達されると仮定している。1つは、大きい有髄Aδ線維であり、迅速に激痛のメッセージを伝送する。もう1つは、小さい無髄「C」線維であり、慢性の拍動痛メッセージを伝達する。3つ目のタイプの神経線維は、Aβと呼ばれる「非侵害受容性」であり、痛刺激を伝達しない。ゲートコントロールセオリーでは、Aδ及びC痛覚繊維によって伝達される信号は、非侵害受容性Aβ線維の活性化/刺激によって妨害されるため、個人の痛覚を阻害することができると断言している。このように、神経刺激は、疼痛メッセージを脳に到達する前にブロックすることによって、疼痛を軽減する。
現時点では、SCSは主に、腰椎術後疼痛症候群、阻血による難治性疼痛を有する複合性局所疼痛症候群の治療に使用される。SCSに関する複雑な問題が、すべてのSCS患者の30%〜40%で報告されている。このため、患者の疼痛管理の全体的なコストが増加し、SCSの有効性が減少する。一般的な複雑な問題としては、感染症、出血、神経組織の損傷、誤った区画への装置の配置、ハードウェアの誤動作、リード線の移動、リード線の破損、リード線の切断、リード線の浸食、移植組織部位の疼痛、発生器の過熱、及び荷電器の過熱が挙げられる。一般の複雑な問題の発生率は、驚くほど高く、リード線の延長接続の問題が9.5%を占め、6%がリード線の破損に起因し、症例の22.6%がリード線の移動に関連し、4.5%が感染を経験している。
末梢神経障害は、先天的又は後天的である場合がある。後天的末梢神経障害の原因としては、神経への物理的障害(外傷)、ウィルス、腫瘍、自己免疫反応、栄養失調、アルコール依存症、糖尿病、並びに血管及び代謝疾患が挙げられる。後天的末梢神経障害は、全身性疾患によるもの、外傷によるもの、及び神経組織に影響する感染症又は自己免疫疾患によるものという3つの広いカテゴリに分類される。後天的末梢神経障害の一例は三叉神経痛であり、三叉神経に対する損傷(頭部及び顔面の大きい神経)によって顔面の片側に一時的に閃光のように猛烈な痛みをもたらす。
末梢神経障害性疼痛を抱える患者には、高い割合で、さまざまな理由からSCSの効果がない。ただし、これらの患者の多くは、対応する末梢神経に対する直接的な電気刺激によって、許容できるレベルの疼痛を軽減することができる。この療法は、末梢神経刺激(PNS)と呼ばれる。ただし、米国市場には、FDAに認可されたPNS装置は存在しない。標準的な脊髄刺激装置(SCS)は、多くの場合、この容態を治療する痛み専門の医師によって保険適用外で使用される。約15%のSCS装置が、PNSに対して保険適用外で使用されていると推定される。
現在の市販のSCS装置は、脊髄を刺激するために設計されており、末梢神経刺激用ではないため、SCSよりも、PNSに関するSCS装置の使用に関連した、装置に関する複雑な問題のほうが多く存在する。現在のSCS装置(発生器)は、大きく、嵩高である。SCSがPNSに使用される場合、SCS発生器は一般に、腹部又は殿部の上の腰部に埋め込まれ、長いリード線が、腕、脚、又は顔にある標的末梢神経に到達するように、複数の関節をまたいでトンネリングされる。過剰なトンネリング及び関節の横断は、外科手術後の痛みの増加及び装置の故障率の上昇につながる。加えて、剛性のリード線は、皮膚びらん及び穿通を引き起こす場合があり、リード線故障率は埋め込み3年以内で100%近くになる。ほとんどの複雑な問題は、結果として置換手術、及び場合によっては複数の置換手術を行うことになる。
末梢埋め込み型神経刺激システムの感知システム500の一実施形態が、図5に示されている。一部の実施形態では、感知システム500のコンポーネントが、末梢埋め込み型神経刺激システムの他のコンポーネント内に位置する場合、又は末梢埋め込み型神経刺激システムの他のコンポーネントと共有される場合がある。一部の実施形態では、感知システム500は、1つ又は複数の電圧を測定するように構成されている場合があり、1つ又は複数の電極において電圧を測定/サンプリングすることを含む場合がある。図5に示されている実施形態では、感知システム500は、複数の電極504に接続されたアナログ・デジタル変換器502を含む。一部の実施形態では、アナログ・デジタル変換器502は、電極504において全電圧範囲を感知するよう、及び/又は電極504において全電圧範囲から所望の部分を感知するように構成された回路であり得、例えば、図1に示された回路10であり得る。
一部の実施形態では、アナログ・デジタル変換器502は、1つ又は複数の省空間機能を含む場合がある。一部の実施形態では、例えば、アナログ・デジタル変換器502は、1つ又は複数のスイッチドキャパシターを含む場合があり、例えば、スイッチドキャパシター増幅器の一部である場合がある。一実施形態では、スイッチドキャパシター増幅器は、逐次比較型アナログ・デジタル変換器に組み合わされている場合があり、逐次比較型アナログ・デジタル変換器はコンパレーターを含む場合がある。スイッチドキャパシター増幅器と逐次比較型アナログ・デジタル変換器との組み合わせが、図1に表示されている。図1に示すように、スイッチドキャパシター増幅器は、差動増幅器16がオペアンプとして動作するときの時間間隔及び/又は周期で設定される。このような一実施形態では、スイッチドキャパシター増幅器及び逐次比較型アナログ・デジタル変換器は、オペアンプ又はコンパレーターとして構成可能な共通の差動増幅器を共有する場合がある。このような一実施形態では、逐次比較型アナログ・デジタル変換器のコンパレーターは、アナログ・デジタル変換器502がサンプリングするときに、オペアンプとして使用することができ、逐次比較型アナログ・デジタル変換器のコンパレーターは、測定した電圧のデジタル化用コンパレーターとして使用することができる。
図5に示されているとおり、アナログ・デジタル変換器502は、複数の電極504に接続される場合がある。一部の実施形態では、電極504は、図1に示されている電極アレイ12の一部である場合がある。一部の実施形態では、電極504は、例えば、陽極リード線及び/又は陰極リード線の導電部分など、1つ以上のリード線の導電部分を含む場合がある。一部の実施形態では、単一の電極504がリード線に位置する場合があり、実施形態によっては、複数の電極504が1つのリード線に位置する場合がある。電極504は、一部の実施形態では、体内の、例えば神経に隣接して定置されるか、埋め込まれる場合がある。一部の実施形態では、短絡若しくは開回路の有無を識別する、並びに/又は1つ若しくは複数の電極504を示す情報を使用して、1つ若しくは複数の電気パルス及び/若しくはパルスパターンの生成を変更することができる。
末梢埋め込み型神経刺激システム600の一実施形態が、図6に示されている。一部の実施形態では、末梢埋め込み型神経刺激システム600は、例えば、末梢神経から起因する、慢性の激しい、治療抵抗性の神経障害性疼痛を抱える患者の治療に使用することができる。一部の実施形態では、末梢埋め込み型神経刺激システム600を使用して、標的末梢神経又は脊髄の後方の硬膜外空間のいずれかに刺激を与えることができる。
末梢埋め込み型神経刺激システム600は、1つ又は複数のパルス発生器を含む場合がある。パルス発生器は、さまざまな形状及びサイズを含む場合があり、さまざまな材料から作製される場合がある。一部の実施形態では、1つ又は複数のパルス発生器は、痛みを制御するために神経に送達される電気パルスを生成することができる。一部の実施形態では、パルス発生器は、外部パルス発生器602又は埋め込み型パルス発生器604である場合がある。一部の実施形態では、外部パルス発生器602を使用して、末梢埋め込み型神経刺激システム600を使用した治療、及び/又は埋め込み型パルス発生器604の埋め込みに対する患者の適合性を評価することができる。
埋め込み型パルス発生器604は、体内への埋め込み型パルス発生器の埋め込みを可能にするサイズ及び形状であり、そのような材料によって作製することができる。一部の実施形態では、埋め込み型パルス発生器604は、体内の所望の場所に埋め込み型パルス発生器604を定置できるようなサイズ及び形状にすることができ、一部の実施形態では、(後述する)リード線が関節をまたいでトンネリングされないように、及び/又は延長ケーブルが不要であるように、末梢神経に隣接して定置される。一部の実施形態では、パルス発生器、具体的には埋め込み型パルス発生器604及び/又は外部パルス発生器602は、図5の感知システム、具体的には図1の回路10を組み込む場合がある。
一部の実施形態では、パルス発生器によって生成された電極パルスは、1つ若しくは複数の神経610、及び/又は1つ若しくは複数のリード線を介して1つ又は複数の神経610に送達される場合がある。リード線は、電極と呼ばれる導電部分、及び非導電部分を含む場合がある。リード線は、さまざまな形状を有する場合があり、さまざまなサイズである場合があり、さまざまな材料から作製される場合があり、サイズ、形状、及び材料は、適用例又はその他の要因によって規定される場合がある。
一部の実施形態では、リード線は陽極リード線606及び/又は陰極リード線608を含む場合がある。一部の実施形態では、陽極リード線606及び陰極リード線608は同一のリード線である可能性があるが、パルス発生器から異なる極性のパルスを受けることがある。
一部の実施形態では、リード線をパルス発生器に直接接続でき、一部の実施形態では、コネクタ612及びコネクタケーブル614を介してリード線をパルス発生器に接続することができる。コネクタ612は、リード線をコネクタケーブル614に電気的に接続することができる装置を含む場合がある。同様に、コネクタケーブルは、別個の電気パルスを陽極リード線606及び陰極リード線608に伝送することができる装置である場合がある。
一部の実施形態では、末梢埋め込み型神経刺激システム600は、埋め込み型パルス発生器604が体内に埋め込まれると、埋め込み型パルス発生器604を再充電するように構成できる、充電器616を含む場合がある。充電器616は、さまざまな形状、サイズ、及び機能を含む場合があり、さまざまな材料から作製される場合がある。一部の実施形態では、充電器616は、誘導結合具を介して埋め込み型パルス発生器604を再充電することができる。
一部の実施形態では、電気パルスの1つ又は複数の特性をコントローラによって制御することができる。一部の実施形態では、これらの特性は、例えば、周波数、強度、パターン、持続時間、又は電気パルスのタイミング及び規模のその他の観点を含む場合がある。一実施形態では、これらの特性は、例えば、電圧、電流などを含む場合がある。一実施形態では、第1電気パルスは第1特性を有し、第2電気パルスは第2特性を有する場合がある。この電気パルスの制御は、1つ又は複数の電気パルスプログラム、計画、又はパターンの生成を含む場合があり、一部の実施形態では、1つ又は複数の既存の電気パルスプログラム、計画、又はパターンの選択を含む場合がある。図6に示されている実施形態では、末梢埋め込み型神経刺激システム600は、臨床医用プログラマー618であるコントローラを含む。臨床医用プログラマー618を使用して、1つ若しくは複数のパルスプログラム、計画、若しくはパターンの生成、及び/又は1つ若しくは複数の生成したパルスプログラム、計画、若しくはパターンの選択を行うことができる。一部の実施形態では、臨床医用プログラマー618を使用して、例えば、外部パルス発生器602及び埋め込み型パルス発生器604のいずれか又は両方など、パルス発生器の動作をプログラミングすることができる。臨床医用プログラマー618は、有線及び/又は無線でパルス発生器と通信できるコンピューティング装置を含む場合がある。一部の実施形態では、臨床医用プログラマー618は、パルス発生器及びリード線の動作及び/又は有効性を示す、パルス発生器からの情報を受信するように、更に構成することができる。
一部の実施形態では、末梢埋め込み型神経刺激システム600のコントローラは、患者リモートデバイス620を含む場合がある。患者リモートデバイス620は、有線又は無線接続によってパルス発生器と通信できる、コンピューティング装置を含む場合がある。患者リモートデバイス620を使用して、パルス発生器をプログラミングすることができ、一部の実施形態では、患者リモートデバイス620は、臨床医用プログラマー618によって生成される1つ又は複数のパルス発生プログラム、計画、又はパターンを含む場合がある。一部の実施形態では、患者リモートデバイス620を使用して、既存の1つ又は複数のパルス発生プログラム、計画、又はパターンの選択と、例えば、1つ又は複数のパルス発生プログラム、計画、又はパターンの中から選択されたものの期間の選択と、を行うことができる。
上記の末梢埋め込み型神経刺激システム600のコンポーネントを有利に使用して、患者の痛みを緩和する電気パルスの発生を制御及び提供することができる。
本発明は、その特異的な実施形態及び用途を用いて記述されているが、多くの修正及び変形は、本発明の趣旨及び範囲から逸脱することなく、当業者によって行うことができると理解される。したがって、本発明は特許請求の範囲内において、本明細書に具体的に記載したとおり以外にも実施できるものであることを理解すべきである。例えば、ある種の電気装置は、差動増幅器の特定の正及び負入力と連結されるものとして記載されているが、そのような電気装置に対するその他の接続割り当ても、所望のADC動作を得るために論理信号タイミング及び信号処理に対して対応する調節を伴う本発明によって想到されることを理解すべきである。
一部の神経障害性疼痛の治療方法の実施形態では、少なくとも1つの電気パルスを送達することは、末梢神経に近接する、又は末梢神経にある周囲体組織に少なくとも1つの電気パルスを送達することを含む場合がある。一部の実施形態では、電気パルスは第1特性を有し、第1特性は短絡又は開回路の有無及び/又は少なくとも1つの電極の電圧を示す場合がある。一部の実施形態では、神経障害性疼痛の治療の方法は、第2特性を有する第2電気パルスを送達することを含む場合がある。一部の実施形態では、第2電気パルスの第2特性は、電気パルス及びデジタル信号の第1特性に基づく場合がある。
本願明細書は、例えば、以下の項目も提供する。
(項目1)
スイッチドキャパシターアレイであって、総容量値C2を有するスイッチドキャパシターアレイと、
演算増幅器又はコンパレーターとして選択的に構成可能な差動増幅器であって、前記差動増幅器が第1及び第2入力及び出力を有し、前記第1入力が基準電圧に連結され、前記スイッチドキャパシターアレイが前記差動増幅器の前記第2入力及び出力を介して連結される、差動増幅器と、
前記差動増幅器の第2入力と、デジタル出力信号に変換されるべきアナログ電圧信号を提供するように適合されたアナログ電源との間で切り替え可能に連結された入力キャパシターであって、容量値C1を有する、入力キャパシターと、
前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結され、前記デジタル出力信号を提供するように構成された逐次比較型レジスターと、
(a)前記入力キャパシターを前記アナログ電圧信号の値まで充電し、サンプリング間隔中に演算増幅器として前記差動増幅器を構成することにより、仮想接地が前記差動増幅器の第2入力に確立され、前記入力キャパシターから前記スイッチドキャパシターアレイへの電荷転送を容易にすることと、
(b)転送間隔中に、C1/C2比を乗じた、前記入力キャパシターの前記アナログ電圧信号を前記キャパシターアレイに転送することと、
(c)前記基準電圧と前記スイッチドキャパシターアレイの前記電圧とを比較するためのコンパレーターとして前記差動増幅器を構成することと、を行うようにしたタイミング制御論理信号を提供するように構成された論理信号発生器と、を含む、アナログ・デジタル変換器(ADC)であって、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーターの出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの前記電圧をデジタル出力ビットに変換して、前記デジタル出力信号を提供するように、前記スイッチドキャパシターアレイ内の前記キャパシターが切り替えられる、ADC。
(項目2)
前記タイミング制御論理が、前記サンプリング間隔を制御するための第1論理信号と、前記転送間隔を制御するための第2論理信号と、前記アナログ・デジタル変換間隔を制御するための第3論理信号と、を含み、前記論理信号が論理状態「1」及び「0」を有し、対応の論理信号によって制御されるスイッチが、対応の制御論理信号が論理「1」であるときに閉じられ、対応の制御論理信号が「0」であるときに開かれる、項目1に記載のADC。
(項目3)
前記第1論理信号によって制御され、前記アナログ電圧信号を前記入力キャパシターに切り替え可能に連結するように構成された、第1スイッチを更に含む、項目2に記載のADC。
(項目4)
第2論理信号によって構成され、前記入力キャパシターを接地に切り替え可能に連結するように構成された、第2スイッチによって制御された第2スイッチを更に含む、項目2に記載のADC。
(項目5)
前記第3論理信号によって制御され、前記入力キャパシターを通じて、前記アナログ電圧信号を前記差動増幅器の第2入力に、切り替え可能に連結するように構成された、第3スイッチを更に含む、項目2に記載のADC。
(項目6)
前記第1論理信号によって制御され、前記第1論理信号が論理「1」であるときに、前記差動増幅器をオペアンプとして構成するように、前記差動増幅器の出力を前記差動増幅器の第2入力に連結するように構成された、第4スイッチを更に含む、項目2に記載のADC。
(項目7)
前記第1論理信号が論理「0」であり、前記第2論理信号が論理「1」であるときに、前記スイッチドキャパシターアレイ内の前記キャパシターが、前記差動増幅器の出力及び第2入力を介して連結されるように構成された、項目2に記載のADC。
(項目8)
変換期中に、前記タイミング制御論理により、前記第3論理信号のタイミングが論理「0」になり、前記差動増幅器がコンパレーターとして構成され、前記キャパシターアレイの前記電圧がデジタル出力ビットに変換される、項目2に記載のADC。
(項目9)
前記転送間隔中に、前記入力キャパシターの前記アナログ電圧信号が、(a)C2の値がC1の値を超えるときに、C1/C2比によって減衰され、(b)C2の値がC1の値未満であるときに、C1/C2比によって増幅される、項目1に記載のADC。
(項目10)
前記第3論理信号が論理「1」のときに、前記差動増幅器をオペアンプとして構成し、前記第3論理信号が論理「0」のときに、前記差動増幅器をコンパレーターとして構成する方法で、前記第3論理信号が前記差動増幅器に連結される、項目2に記載のADC。
(項目11)
アナログ・デジタル変換器を利用して、アナログ信号をデジタル等価信号に変換する方法であって、前記変換器が、オペアンプ又はコンパレーターとして構成可能な差動増幅器であって、前記差動増幅器が第1及び第2入力並びに出力を有し、基準電圧が前記第1入力に連結される、差動増幅器と、前記第2入力及び前記出力を介して連結されたキャパシターアレイであって、前記キャパシターアレイが総容量値C2を有する、キャパシターアレイと、アナログ信号源と前記第2入力との間で切り替え可能に連結された入力キャパシターであって、前記入力キャパシターが容量値C1を有する、入力キャパシターと、前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結された逐次比較型レジスターと、サンプリング間隔の定義と、転送間隔の定義と、アナログ・デジタル変換間隔の定義と、をそれぞれ行うためのタイミング制御論理信号を提供するように構成された論理信号発生器と、を含み、
前記サンプリング間隔中に、前記入力キャパシターの前記アナログ信号をサンプリングし、前記差動増幅器がオペアンプとして構成されることと、
前記転送間隔中に、C1/C2比を乗じた、前記入力キャパシターの前記サンプリングした信号を前記スイッチドキャパシターアレイに転送することであって、前記差動増幅器がオペアンプとして構成されることと、
前記差動増幅器をコンパレーターとして構成し、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーター出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの電圧をデジタル出力ビットに変換して、前記デジタル等価信号を提供することと、を含む、方法。
(項目12)
複数のリード線であって、それぞれ少なくとも1つの電極を含む、複数のリード線と、
逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシターアレイを含むアナログ・デジタル変換器であって、前記逐次変換型アナログ・デジタル変換器及び前記一体型スイッチドキャパシター増幅器が共通の差動増幅器を共有する、アナログ・デジタル変換器と、
1つ又は複数の電気パルスを生成するように構成されたパルス発生器であって、前記電気パルスが、少なくとも1つの電極に伝送されるように、前記パルス発生器が前記リード線に接続される、パルス発生器と、を含む、末梢埋め込み型神経刺激システム。
(項目13)
逐次比較型レジスターを更に含む、項目12に記載の末梢埋め込み型神経刺激システム。
(項目14)
前記逐次比較型レジスターが論理信号発生器を含む、項目13に記載の末梢埋め込み型神経刺激システム。
(項目15)
第1期中にオペアンプとして動作するように前記差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように前記差動増幅器に指示する第2信号を生成するように、論理信号発生器が構成された、項目14に記載の末梢埋め込み型神経刺激システム。
(項目16)
前記リード線と前記アナログ・デジタル変換器との間の入力キャパシターを更に含み、前記入力キャパシターが前記第1期中に充電される、項目15に記載の末梢埋め込み型神経刺激システム。
(項目17)
前記第1期中、かつ前記入力キャパシターの充電後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、項目16に記載の末梢埋め込み型神経刺激システム。
(項目18)
1つ又は複数の電気パルスを生成するように構成されたパルス発生器と、
1つ又は複数の電気パルスを出力するように設定された電極アレイと、
前記電極アレイの少なくとも1つの電極に関連付けられたアナログ信号をデジタル信号に変換するように構成された、アナログ・デジタル変換器であって、再構成可能な差動増幅器を含むアナログ・デジタル変換器と、
演算増幅器モードとコンパレーターモードとの間で前記差動増幅器を再構成するように構成されたコントローラと、を含む、埋め込み型電気刺激システム。
(項目19)
前記アナログ・デジタル変換器が、共通の差動増幅器を共有する逐次比較型アナログ・デジタル変換器及びスイッチドキャパシター増幅器を含む、項目18に記載の埋め込み型電気刺激システム。
(項目20)
逐次比較型レジスターを更に含む、項目19に記載の埋め込み型電気刺激システム。
(項目21)
第1期中にオペアンプとして動作するように前記再構成可能な差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように前記差動増幅器に指示する第2信号を生成するように、前記コントローラが構成された、項目18に記載の埋め込み型電気刺激システム。
(項目22)
前記リード線及び前記アナログ・デジタル変換器を連結する入力キャパシターを更に含み、前記入力キャパシターが前記第1期中に充電される、項目21に記載の埋め込み型電気刺激システム。
(項目23)
前記第1期中、かつ前記入力キャパシターの充電の後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、項目22に記載の埋め込み型電気刺激システム。
(項目24)
埋め込み型パルス発生器及び少なくとも1つの電極によって、神経に隣接する、又は神経にある体内組織に、少なくとも1つの電気パルスを送達することと、
演算増幅器モードで構成された差動増幅器を使用して、前記少なくとも1つの電気パルスのアナログ属性を感知することと、
コンパレーターモードで構成された前記差動増幅器を使用して、前記感知したアナログ属性をデジタル信号に変換することと、を含む、神経障害性疼痛の治療方法。
(項目25)
前記少なくとも1つの電気パルスを送達することが、前記少なくとも1つの電気パルスを末梢神経に近接する、又は末梢神経にある周囲体組織に送達することを含む、項目24に記載の方法。
(項目26)
前記電気パルスが第1特性を有する、項目24に記載の方法。
(項目27)
前記デジタル信号が、短絡又は開回路の有無を示す、項目26に記載の方法。
(項目28)
第2特性を有する第2電気パルスを送達することを更に含み、前記第2電気パルスの前記第2特性が、前記電気パルス及び前記デジタル信号の前記第1特性に基づいている、項目27に記載の方法。
(項目29)
前記デジタル信号が、前記少なくとも1つの電極の電圧を示す、項目26に記載の方法。
(項目30)
第2特性を有する第2電気パルスを送達することを更に含み、前記第2電気パルスの前記第2特性が、前記電気パルス及び前記デジタル信号の前記第1特性に基づいている、項目29に記載の方法。



  1. スイッチドキャパシターアレイであって、総容量値C2を有するスイッチドキャパシターアレイと、
    演算増幅器又はコンパレーターとして選択的に構成可能な差動増幅器であって、前記差動増幅器が第1及び第2入力及び出力を有し、前記第1入力が基準電圧に連結され、前記スイッチドキャパシターアレイが前記差動増幅器の前記第2入力及び出力を介して連結される、差動増幅器と、
    前記差動増幅器の第2入力と、デジタル出力信号に変換されるべきアナログ電圧信号を提供するように適合されたアナログ電源との間で切り替え可能に連結された入力キャパシターであって、容量値C1を有する、入力キャパシターと、
    前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結され、前記デジタル出力信号を提供するように構成された逐次比較型レジスターと、
    (a)前記入力キャパシターを前記アナログ電圧信号の値まで充電し、サンプリング間隔中に演算増幅器として前記差動増幅器を構成することにより、仮想接地が前記差動増幅器の第2入力に確立され、前記入力キャパシターから前記スイッチドキャパシターアレイへの電荷転送を容易にすることと、
    (b)転送間隔中に、C1/C2比を乗じた、前記入力キャパシターの前記アナログ電圧信号を前記キャパシターアレイに転送することと、
    (c)前記基準電圧と前記スイッチドキャパシターアレイの前記電圧とを比較するためのコンパレーターとして前記差動増幅器を構成することと、を行うようにしたタイミング制御論理信号を提供するように構成された論理信号発生器と、を含む、アナログ・デジタル変換器(ADC)であって、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーターの出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの前記電圧をデジタル出力ビットに変換して、前記デジタル出力信号を提供するように、前記スイッチドキャパシターアレイ内の前記キャパシターが切り替えられる、ADC。

  2. 前記タイミング制御論理が、前記サンプリング間隔を制御するための第1論理信号と、前記転送間隔を制御するための第2論理信号と、前記アナログ・デジタル変換間隔を制御するための第3論理信号と、を含み、前記論理信号が論理状態「1」及び「0」を有し、対応の論理信号によって制御されるスイッチが、対応の制御論理信号が論理「1」であるときに閉じられ、対応の制御論理信号が「0」であるときに開かれる、請求項1に記載のADC。

  3. 前記第1論理信号によって制御され、前記アナログ電圧信号を前記入力キャパシターに切り替え可能に連結するように構成された、第1スイッチを更に含む、請求項2に記載のADC。

  4. 第2論理信号によって構成され、前記入力キャパシターを接地に切り替え可能に連結するように構成された、第2スイッチによって制御された第2スイッチを更に含む、請求項2に記載のADC。

  5. 前記第3論理信号によって制御され、前記入力キャパシターを通じて、前記アナログ電圧信号を前記差動増幅器の第2入力に、切り替え可能に連結するように構成された、第3スイッチを更に含む、請求項2に記載のADC。

  6. 前記第1論理信号によって制御され、前記第1論理信号が論理「1」であるときに、前記差動増幅器をオペアンプとして構成するように、前記差動増幅器の出力を前記差動増幅器の第2入力に連結するように構成された、第4スイッチを更に含む、請求項2に記載のADC。

  7. 前記第1論理信号が論理「0」であり、前記第2論理信号が論理「1」であるときに、前記スイッチドキャパシターアレイ内の前記キャパシターが、前記差動増幅器の出力及び第2入力を介して連結されるように構成された、請求項2に記載のADC。

  8. 変換期中に、前記タイミング制御論理により、前記第3論理信号のタイミングが論理「0」になり、前記差動増幅器がコンパレーターとして構成され、前記キャパシターアレイの前記電圧がデジタル出力ビットに変換される、請求項2に記載のADC。

  9. 前記転送間隔中に、前記入力キャパシターの前記アナログ電圧信号が、(a)C2の値がC1の値を超えるときに、C1/C2比によって減衰され、(b)C2の値がC1の値未満であるときに、C1/C2比によって増幅される、請求項1に記載のADC。

  10. 前記第3論理信号が論理「1」のときに、前記差動増幅器をオペアンプとして構成し、前記第3論理信号が論理「0」のときに、前記差動増幅器をコンパレーターとして構成する方法で、前記第3論理信号が前記差動増幅器に連結される、請求項2に記載のADC。

  11. アナログ・デジタル変換器を利用して、アナログ信号をデジタル等価信号に変換する方法であって、前記変換器が、オペアンプ又はコンパレーターとして構成可能な差動増幅器であって、前記差動増幅器が第1及び第2入力並びに出力を有し、基準電圧が前記第1入力に連結される、差動増幅器と、前記第2入力及び前記出力を介して連結されたキャパシターアレイであって、前記キャパシターアレイが総容量値C2を有する、キャパシターアレイと、アナログ信号源と前記第2入力との間で切り替え可能に連結された入力キャパシターであって、前記入力キャパシターが容量値C1を有する、入力キャパシターと、前記スイッチドキャパシターアレイ及び前記差動増幅器出力に連結された逐次比較型レジスターと、サンプリング間隔の定義と、転送間隔の定義と、アナログ・デジタル変換間隔の定義と、をそれぞれ行うためのタイミング制御論理信号を提供するように構成された論理信号発生器と、を含み、
    前記サンプリング間隔中に、前記入力キャパシターの前記アナログ信号をサンプリングし、前記差動増幅器がオペアンプとして構成されることと、
    前記転送間隔中に、C1/C2比を乗じた、前記入力キャパシターの前記サンプリングした信号を前記スイッチドキャパシターアレイに転送することであって、前記差動増幅器がオペアンプとして構成されることと、
    前記差動増幅器をコンパレーターとして構成し、アナログ・デジタル変換間隔中に、逐次比較型プロトコルでの前記コンパレーター出力に従って前記逐次比較型レジスターに格納するために、前記キャパシターアレイの電圧をデジタル出力ビットに変換して、前記デジタル等価信号を提供することと、を含む、方法。

  12. 複数のリード線であって、それぞれ少なくとも1つの電極を含む、複数のリード線と、
    逐次比較型アナログ・デジタル変換器及び一体型スイッチドキャパシターアレイを含むアナログ・デジタル変換器であって、前記逐次変換型アナログ・デジタル変換器及び前記一体型スイッチドキャパシター増幅器が共通の差動増幅器を共有する、アナログ・デジタル変換器と、
    1つ又は複数の電気パルスを生成するように構成されたパルス発生器であって、前記電気パルスが、少なくとも1つの電極に伝送されるように、前記パルス発生器が前記リード線に接続される、パルス発生器と、を含む、末梢埋め込み型神経刺激システム。

  13. 逐次比較型レジスターを更に含む、請求項12に記載の末梢埋め込み型神経刺激システム。

  14. 前記逐次比較型レジスターが論理信号発生器を含む、請求項13に記載の末梢埋め込み型神経刺激システム。

  15. 第1期中にオペアンプとして動作するように前記差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように前記差動増幅器に指示する第2信号を生成するように、論理信号発生器が構成された、請求項14に記載の末梢埋め込み型神経刺激システム。

  16. 前記リード線と前記アナログ・デジタル変換器との間の入力キャパシターを更に含み、前記入力キャパシターが前記第1期中に充電される、請求項15に記載の末梢埋め込み型神経刺激システム。

  17. 前記第1期中、かつ前記入力キャパシターの充電後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項16に記載の末梢埋め込み型神経刺激システム。

  18. 1つ又は複数の電気パルスを生成するように構成されたパルス発生器と、
    1つ又は複数の電気パルスを出力するように設定された電極アレイと、
    前記電極アレイの少なくとも1つの電極に関連付けられたアナログ信号をデジタル信号に変換するように構成された、アナログ・デジタル変換器であって、再構成可能な差動増幅器を含むアナログ・デジタル変換器と、
    演算増幅器モードとコンパレーターモードとの間で前記差動増幅器を再構成するように構成されたコントローラと、を含む、埋め込み型電気刺激システム。

  19. 前記アナログ・デジタル変換器が、共通の差動増幅器を共有する逐次比較型アナログ・デジタル変換器及びスイッチドキャパシター増幅器を含む、請求項18に記載の埋め込み型電気刺激システム。

  20. 逐次比較型レジスターを更に含む、請求項19に記載の埋め込み型電気刺激システム。

  21. 第1期中にオペアンプとして動作するように前記再構成可能な差動増幅器に指示する第1信号を生成し、第2期中にコンパレーターとして動作するように前記差動増幅器に指示する第2信号を生成するように、前記コントローラが構成された、請求項18に記載の埋め込み型電気刺激システム。

  22. 前記リード線及び前記アナログ・デジタル変換器を連結する入力キャパシターを更に含み、前記入力キャパシターが前記第1期中に充電される、請求項21に記載の埋め込み型電気刺激システム。

  23. 前記第1期中、かつ前記入力キャパシターの充電の後に、前記入力キャパシターが放電され、電荷がスイッチドキャパシターアレイに転送される、請求項22に記載の埋め込み型電気刺激システム。

  24. 埋め込み型パルス発生器及び少なくとも1つの電極によって、神経に隣接する、又は神経にある体内組織に、少なくとも1つの電気パルスを送達することと、
    演算増幅器モードで構成された差動増幅器を使用して、前記少なくとも1つの電気パルスのアナログ属性を感知することと、
    コンパレーターモードで構成された前記差動増幅器を使用して、前記感知したアナログ属性をデジタル信号に変換することと、を含む、神経障害性疼痛の治療方法。

  25. 前記少なくとも1つの電気パルスを送達することが、前記少なくとも1つの電気パルスを末梢神経に近接する、又は末梢神経にある周囲体組織に送達することを含む、請求項24に記載の方法。

  26. 前記電気パルスが第1特性を有する、請求項24に記載の方法。

  27. 前記デジタル信号が、短絡又は開回路の有無を示す、請求項26に記載の方法。

  28. 第2特性を有する第2電気パルスを送達することを更に含み、前記第2電気パルスの前記第2特性が、前記電気パルス及び前記デジタル信号の前記第1特性に基づいている、請求項27に記載の方法。

  29. 前記デジタル信号が、前記少なくとも1つの電極の電圧を示す、請求項26に記載の方法。

  30. 第2特性を有する第2電気パルスを送達することを更に含み、前記第2電気パルスの前記第2特性が、前記電気パルス及び前記デジタル信号の前記第1特性に基づいている、請求項29に記載の方法。

 

 

Patent trol of patentswamp
類似の特許
双対ストリングデジタルアナログコンバータ、ならびに関連する回路、システムおよび方法が開示される。本明細書で開示する実施形態では、双対ストリングdacの一次電圧分割器は、少なくとも1つの調整回路からなる。調整回路は、一次スイッチユニットが被選択抵抗器ノードペアを選択したことに応答して、二次電圧分割器回路での被選択抵抗器ノードペアの理想電圧を維持するように構成される。このようにして、双対ストリングdacの一次電圧分割器と二次電圧分割器回路との間に、インピーダンス分離は必要とされない。その結果、非限定的な例として、双対ストリングdacのための集積回路の面積は減少可能であり、dacの電力消費は減少可能であり、かつ/または双対ストリングdacは、整定時間を必要としないことによって、向上した性能を有し得る。
【課題】可変インピーダンスバンクを備える調整可能なインピーダンス回路網を提供する。
【解決手段】可変インピーダンスバンク34は複数のディジタル制御単位セル33を備える。各単位セルは第1の一端からルーティング配線31に接続される。調整可能なインピーダンス回路網30は、所望のインピーダンスに基づいて単位セルの対応する組み合わせのスイッチをオンするためにバンク34に供給される対応するディジタル制御信号を選択する選択手段を備える。バンクにおける単位セルの各対間に、ルーティングインピーダンスを有するルーティング配線部32が設けられる。各制御信号はルーティング配線部のルーティングインピーダンスが可変インピーダンスバンクによって生成された実際のインピーダンスを微調整することで単位セルの組み合わせのスイッチをオンする。
【選択図】図3
【課題】 集積回路素子内のキャパシタのデジタル的に調整に用いられる方法及び装置を記載する。
【解決手段】 第1及び第2の端子の間に適用されるキャパシタンスをデジタル的に制御することを可能にするデジタル同調キャパシタDTCが記載される。幾つかの実施形態では、第1の端子はFW+端子を有し、第2の端子はRF端子を有する。幾つかの実施形態では、DTCは、最下位ビット(LSB)から最上位ビット(MSB)まで重要性で順序付けられた複数のサブ回路を有し、複数の有効ビットのサブ回路は一緒に並列に結合され、各サブ回路は第1のRF端子に結合された第1の節点と第2のRW端子に結合された第2の節点とを有する。DTCはデジタル制御ワードを受信する入力手段を更に有し、デジタル制御ワードは、同様にLSBからMSBまで重要性で順序付けられたビットを有する。
【選択図】図6B
デジタルアナログ変換器回路について説明する。デジタルアナログ変換器回路は、複数の重み付き抵抗素子を含む。第1の重み付き抵抗素子は、基準電圧に結合されたスイッチを含む。第1の重み付き抵抗素子は、スイッチに結合されたT型ネットワークも含む。T型ネットワークは、第1の重み付き抵抗素子の第1の応答速度を、異なる重みが付けられた抵抗素子の応答速度とほぼ等しくする。
本開示の実施形態は、従来の外部基準電圧の代わりにDACに電荷を供給するためのオンチップ蓄積コンデンサを備える電荷再分配型DACを提供し得る。DACは、第1のプレートおよび第2のプレートを有するオンチップ蓄積コンデンサと、DAC出力を生成する一連のDACコンデンサと、DACコンデンサを蓄積コンデンサに結合するためにDAC入力ワードによって制御される一連のスイッチと、を含み得る。電荷再分配型DACは、第1のプレートを第1の外部基準電圧のための外部端子に接続する第1のスイッチと、第2のプレートを第2の外部基準電圧のための外部端子に接続する第2のスイッチと、を更に備え得る。一実施形態は、電荷再分配型DACを含むADCを提供し得る。
本開示の実施形態は、従来の外部基準電圧を使用してコンデンサを充電する代わりに、複数のコンデンサの対の間で電荷を共有することによって、DAC出力を提供する2組のコンデンサを含む電荷再分配型DACを提供し得る。電荷再分配型DACは、各々が第1の側面および第2の側面を有する複数の第1および第2のコンデンサの対と、第1のスイッチの群と、第2のスイッチの群とを備え得る。各第1または第2のスイッチは、DAC入力ワードに従って、それぞれの第1または第2のコンデンサの第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する。電荷再分配型DACは、対になった第1および第2のコンデンサの第2の側面の間に各々が接続されるブリッジスイッチの群をさらに備え得る。
【課題】開示する実施形態は、バンドパス周波数に限定されうる信号のデジタル/アナログ変換方法および装置を提供する。
【解決手段】一実施形態において、複数のゲートを備えるバンドパスDACを開示する。各ゲートは、キャリア信号およびデジタルデータの複数の入力ビットの1つを受け付ける。複数のゲートのそれぞれに対応する複数の無損失素子を備える結合器ネットワークを備える。結合器ネットワークは、ゲート出力を受け付け、デジタル的に重み付けされた信号を提供する。結合器ネットワークに接続された共振素子は、結合器ネットワークを共振し、線形的に結合された濾波出力信号を提供する。
【選択図】図7
【課題】複数段階でアナログデジタル変換処理を行う際に逐次比較方式を採用しつつ正確なデジタルデータを得る。
【解決手段】カウンタ15からのカウント信号に基づきランプ電圧を発生するランプ波形信号発生部14と信号変換部13と制御部18とを備え、信号変換部13は、入力された信号電圧を保持するサンプルホールド回路と、容量値が異なる所定数の容量の接続組合せに応じて複数のバイアス電圧を出力する逐次比較容量群16と、ランプ電圧およびバイアス電圧の一方と信号電圧とを比較する比較部17とを備え、制御部18が、バイアス電圧と信号電圧との比較部17による比較結果及びランプ電圧と信号電圧との比較部17による比較結果に基づき信号電圧のデジタル信号を生成するとともに、容量の接続組合せとランプ電圧とに基づき逐次比較容量群16のキャリブレーション用データを取得するAD変換器を提供する。
【選択図】図2
【課題】単純な構造のデジタル−アナログ変換器及びその変換器を用いた神経形態学的回路を提供する。
【解決手段】同じ公称の幾何学的特性であるが、一定のゲート−ソース間電圧が様々なトランジスタに加えられるとき、ばらつきに応じて変化し得る電流がトランジスタ内を循環するような分散した電流−電圧特性の幾つかのトランジスタ(T1〜T8)と、デジタルのテーブルであって、デジタル指令(DATA)を受け取り、そして変換されるべき指令に応じてこの指令をアナログの形態で表現する所望の値の電流を供給する1つのトランジスタ又はトランジスタのグループを選ぶための選択出力を有し、そのルックアップ・テーブル(LUT)が、指令と電流値との間で検索を確立するために、セットの様々なトランジスタの実際に測定された電流−電圧特性に応じてローディングされるデジタルのテーブルとを備える。
【選択図】図5
To top