マイクロ波集積回路(mmic)電力増幅器

 

マイクロ波集積回路が、基板と、基板上の電力増幅器とを含む。電力増幅器は、入力RF信号を受け取るように構成された入力部を有する電力分配器回路と、電力分配器回路の第1の出力部に結合された入力部を有するベース増幅器と、電力分配器回路の第2の出力部に結合された入力部及び出力結合ノードに結合された出力部を有するピーキング増幅器とを含む。電力増幅器は、ベース増幅器の出力部を出力結合ノードに結合するインピーダンスインバータ回路と、出力結合ノードに結合された入力部、及び負荷に結合されるように構成された出力部を有する負荷整合回路とをさらに含む。
【選択図】図1

 

 

本発明は、高周波増幅器に関し、具体的には、電力増幅器に関する。
高周波電力増幅器は、一般に、通信、レーダー、及びその他の無線周波数(RF)システムにおいて使用される。一般に、このような電力増幅器は、広帯域幅を有するとともに高効率で動作することが望ましい。例えば、LTE(ロングタームエボリューション)及びIEEE 802.11acなどの最新の広帯域無線プロトコルでは、高いピーク対平均値比を有する広帯域変調波形の送信を伴うことが多い。一般に、このような用途では、比較的広い出力範囲にわたって高効率であることが望ましい。
このような用途には、ドハティ増幅器が適することができる。様々なドハティ増幅器の実装が、Pengellyに付与された米国特許第6,700,444号、Pengelly他に付与された米国特許第6,737,922号、Pengelly他に付与された米国特許第6,791,417号、Pengelly他に付与された米国特許第7,193,473号、及びGustafsson他による「マイクロ波中継用途のための広帯域小型GaN MMICドハティ増幅器(A Wideband and Compact GaN MMIC Doherty Amplifier for Microwave Link Applications)」、マイクロ波理論及び技術に関するIEEE議事録(IEEE Transactions on Microwave Theory and Techniques)、第61巻,第2号(2013年2月)に記載されている。
米国特許第6,700,444号明細書 米国特許第6,737,922号明細書 米国特許第6,791,417号明細書 米国特許第7,193,473号明細書 米国特許第6,849,882号明細書 米国特許第7,230,284号明細書 米国特許出願公開第2007/0059873号明細書 米国特許出願公開第2007/0059873号明細書 米国特許出願公開第2006/0202272号明細書 米国特許第7,501,669号明細書 米国特許第7,126,426号明細書 米国特許第7,573,078号明細書 米国特許第6,316,793号明細書 米国特許第6,586,781号明細書 米国特許第6,548,333号明細書 米国特許出願公開第2002/0167023号明細書 米国特許出願公開第2003/0020092号明細書
Gustafsson他、「マイクロ波中継用途のための広帯域小型GaN MMICドハティ増幅器(A Wideband and Compact GaN MMIC Doherty Amplifier for Microwave Link Applications)」、マイクロ波理論及び技術に関するIEEE議事録(IEEE Transactions on Microwave Theory and Techniques)、第61巻,第2号(2013年2月)

本発明主題のいくつかの実施形態は、基板と、入力RF信号を受け取るように構成された入力部を有する、基板上の電力分配器回路を含む電力増幅器とを備えたマイクロ波集積回路(MMIC)を提供する。電力増幅器は、電力分配器回路の第1の出力部に結合された入力部を有する、基板上のベース増幅器と、電力分配器回路の第2の出力部に結合された入力部、及び出力結合ノードに結合された出力部を有する、基板上のピーキング増幅器とをさらに含む。電力増幅器は、ベース増幅器の出力部を出力結合ノードに結合する、基板上のインピーダンスインバータ回路と、出力結合ノードに結合された入力部、及び負荷に結合されるように構成された出力部を有する、基板上の負荷整合回路とをさらに含む。
インピーダンスインバータ回路は、出力結合ノードを負荷に整合させるよりも、ベース増幅器及びピーキング増幅器の負荷の最適化を優先することができる。いくつかの実施形態では、出力結合ノードにおけるインピーダンスが、実質的に50オームと異なることができる。
いくつかの実施形態では、インピーダンスインバータ回路が、ベース増幅器の出力部と出力結合ノードとの間に結合された少なくとも1つの集中定数インダクタを含むことができる。少なくとも1つの集中定数インダクタは、スパイラルインダクタを含むことができる。インピーダンスインバータ回路は、出力結合ノードとバイアスノードとの間に結合された少なくとも1つのコンデンサをさらに含むことができる。
いくつかの実施形態では、インピーダンスインバータ回路が、ベース増幅器の出力部に結合された第1の端子を有する第1の伝送線セグメントと、第1の伝送線セグメントの第2の端子に結合された第1の端子を有するスパイラルインダクタと、スパイラルインダクタの第2の端子に結合された第1の端子、及び出力結合ノードに結合された第2の端子を有する第2の伝送線セグメントと、スパイラルインダクタの第2の端子及び第2の伝送線セグメントの第1の端子に結合された第1の端子を有する第3の伝送線セグメントと、第3の伝送線セグメントの第2の端子に結合された第1の端子、及びバイアスノードに結合された第2の端子を有するコンデンサとを含む。
いくつかの実施形態では、ベース増幅器及びピーキング増幅器が、それぞれの第1及び第2のIII族窒化物系トランジスタを含むことができる。第1及び第2のIII族窒化物系トランジスタは、それぞれ第の1及び第2の窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)を含むことができる。第1のGaN HEMTは、約2mm〜約3mmの範囲のゲート周辺部を有することができ、第2のGaN HEMTは、約4mm〜約6mmの範囲のゲート周辺部を有することができる。ベース増幅器の出力部は、第1のGaN HEMTのドレインを含むことができ、ピーキング増幅器の出力部は、第2のGaN HEMTのドレインを含むことができる。
いくつかの実施形態では、MMICを、少なくとも約10Wの平均出力と、約2.5GHz〜約2.7GHzの周波数範囲における少なくとも約15dBの利得とを提供するように構成することができる。基板は、約15mm2未満の面積を有することができ、MMICは、少なくとも約10Wの平均出力を提供するように構成することができる。
さらなる実施形態は、基板と、入力RF信号を受け取るように構成された入力部を有する、基板上の電力分配器回路を含む電力増幅器とを備えたモノリシックマイクロ波集積回路(MMIC)を提供する。電力増幅器は、電力分配器回路の第1の出力部に結合された入力部を有する、基板上のベース増幅器と、電力分配器回路の第2の出力部に結合された入力部、及び出力結合ノードに結合された出力部を有する、基板上のピーキング増幅器とをさらに含む。電力増幅器は、ベース増幅器の出力部と出力結合ノードとの間に結合された、ベース増幅器の出力部を出力結合ノードに結合する集中定数インダクタと、出力結合ノードとバイアスノードとの間に結合されたコンデンサとを含む、基板上のインピーダンスインバータ回路をさらに含む。
インピーダンスインバータ回路は、集中定数インダクタと直列に結合された伝送線セグメントをさらに含むことができる。例えば、インピーダンスインバータ回路は、ベース増幅器の出力部を集中定数インダクタに結合する第1の伝送線セグメントと、集中定数インダクタを出力結合ノードに結合する第2の伝送線セグメントとを含むことができる。インピーダンスインバータ回路は、少なくとも1つのコンデンサと直列に結合された伝送線セグメントをさらに含むことができる。
いくつかの実施形態では、インピーダンスインバータ回路が、ベース増幅器の出力部に結合された第1の端子、及び集中定数インダクタの第1の端子に結合された第2の端子を有する第1の伝送線セグメントと、集中定数インダクタの第2の端子と出力結合ノードとの間に結合された第2の伝送線セグメントと、集中定数インダクタの第2の端子に結合された第1の端子、及びコンデンサに結合された第2の端子を有する第3の伝送線セグメントとを含むことができる。
さらなる実施形態では、コンデンサが、第1のコンデンサを含み、バイアスノードが、第1のバイアスノードを含み、電力増幅器が、負荷整合回路をさらに含み、負荷整合回路が、出力結合ノードに結合された第1の端子を有する第4の伝送線セグメントと、第4の伝送線セグメントの第2の端子に結合された第1の端子、及び外部負荷に結合されるように構成された第2の端子を有する第2のコンデンサと、第2のコンデンサの第1の端子、及び第4の伝送線セグメントの第2の端子とに結合された第1の端子を有する第5の伝送線セグメントと、第5の伝送線セグメントの第2の端子とバイアスノードとの間に結合された第3のコンデンサとを含む。
いくつかの実施形態では、ベース増幅器及びピーキング増幅器が、それぞれの第1及び第2のIII族窒化物系トランジスタを含むことができる。第1及び第2のIII族窒化物系トランジスタは、それぞれの第1及び第2の窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)を含むことができる。第1のGaN HEMTは、約2mm〜約3mmの範囲のゲート周辺部を有することができ、第2のGaN HEMTは、約4mm〜約6mmの範囲のゲート周辺部を有することができる。
さらなる実施形態は、外部負荷整合回路に結合された、説明したようなMMICを提供することができる。
本発明のさらなる理解をもたらすように含められ、本出願に組み込まれてその一部を成す添付図面に、本発明のいくつかの実施形態を示す。
いくつかの実施形態による、ドハティ増幅器を含むモノリシックマイクロ波集積回路(MMIC)を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器の電力分配器を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器のベース増幅器を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器のピーキング増幅器を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器のインピーダンスインバータ回路を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器の負荷整合回路を示す概略図である。 いくつかの実施形態による、MMICドハティ増幅器のレイアウトを示す図である。 いくつかの実施形態による、MMICドハティ増幅器の性能を示すグラフである。 さらなる実施形態による、MMICドハティ増幅器及び外部整合回路を含むシステムの概略図である。 さらなる実施形態による、MMICドハティ増幅器及び統合入力ドライバ回路を含むシステムの概略図である。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。
本明細書では、様々な要素を説明するために「第1の」、「第2の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第1の要素を第2の要素と呼ぶことができ、同様に第2の要素を第1の要素と呼ぶことができる。本明細書で使用する「及び/又は(and/or)」という用語は、関連する記載項目の1つ又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「1つの(英文不定冠詞)」及び「その(英文定冠詞)」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む(comprises、comprising、includes、及び/又はincluding)」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び/又はコンポーネントの存在を示すが、1又はそれ以上の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び/又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する(技術用語及び科学用語を含む)全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
III族窒化物とは、窒素と、通常はアルミニウム(Al)、ガリウム(Ga)及び/又はインジウム(In)である周期表のIII族内の元素との間で形成される半導体化合物を意味する。この用語は、AlGaN及びAlInGaNなどの三元化合物及び四元化合物も意味する。
本発明主題のいくつかの実施形態は、単一基板上に作製されたベース増幅器及びピーキング増幅器を入力分配器回路と共に用いるドハティ増幅器と、ベース増幅器の出力部とベース増幅器及びピーキング増幅器の出力結合ノードとの間に結合されたインピーダンスインバータ回路とを含むモノリシックマイクロ波集積回路(MMIC)を提供する。インピーダンスインバータ回路は、集中定数素子と分布定数素子との組み合わせを用いて回路のサイズ及び損失を制限することができる。いくつかの実施形態では、インピーダンスインバータ回路が、ベース増幅器の出力部と結合ノードとの間に結合された少なくとも集中定数インダクタを含むことができる。このMMICは、出力結合ノードにおいて50オーム以外のインピーダンスを提供することによって出力結合ノードに最適な又は最適に近い負荷を提供するように増幅器を構成できるような負荷整合回路を含むことにより、増幅器の設計にさらなる自由度を提供することができる。いくつかの実施形態では、MMICを、外部負荷整合回路を使用するように構成することができる。
図1は、本発明主題のいくつかの実施形態によるRF電力増幅器MMIC100のブロック図である。MMIC100は、RF入力信号を受け取るように構成された電力分配器回路110を含む。電力分配器回路110は、ベース増幅器120及びピーキング増幅器130の入力部に結合される。ベース増幅器120の出力部は、インピーダンスインバータ回路140によって出力結合ノード150に結合される。ピーキング増幅器130の出力も、出力結合ノード150に結合される。出力結合ノード150には、MMICの内部負荷(図示せず)又は外部負荷とすることができる負荷にRF出力信号を供給するように構成された負荷整合回路160が結合される。
いくつかの実施形態では、電力分配器回路110を、集中定数型ウィルキンソン電力分配器回路とすることができる。いくつかの実施形態では、電力分配器回路110が、ベース増幅器120とピーキング増幅器130との間で実質的に均等な電力分配を行うことができる。しかしながら、いくつかの実施形態では、電力分配器回路110が異なる電力分配を行うこともできる。例えば、電力分配器回路110の電力分配及びピーキング増幅器のバイアスを変化させて、ピーキング増幅器のターンオン電力、及びドハティ増幅器の出力/効率曲線(「バックオフ」電力レベル)の急な突出部を変化させることができる。
ベース増幅器120及びピーキング増幅器130は、不整合な能動素子(例えば、トランジスタ)を含む回路から、整合した及び/又は多段回路までの、異なるタイプの様々な複雑性の増幅器回路のいずれかを含むことができる。いくつかの実施形態では、ベース増幅器120及びピーキング増幅器130が、GaN HEMTなどのIII族窒化物系トランジスタを含むことができる。本発明主題のいくつかの実施形態において使用できるGaN HEMT構造は、2005年2月1日に取得された「バリア/スペーサ層を備えたIII族窒化物系高電子移動度トランジスタ(HEMT)(Group−Ill nitride based high electron mobility transistor (HEMT) with barrier/spacer layer)」という名称の米国特許第6,849,882号、2007年6月12日に取得された「絶縁ゲートAlGaN/GaN HEMT(Insulating gate AlGaN/GaN HEMT)」という名称の米国特許第7,230,284号、2007年3月15日に公開された「シングルゲート又はマルチゲートフィールドプレートの製造(Fabrication of single or multiple gate field plates)」という名称の米国特許出願公開第2007/0059873号、2009年6月23日に公開された「ソース接続されたフィールドプレートを備えたワイドバンドギャップHEMT(Wide bandgap HEMTs with source connected field plates)」という名称の米国特許出願公開第2007/0059873号、2006年9月14日に公開された「ゲート−ソースフィールドプレートを備えたワイドバンドギャップトランジスタ(Wide bandgap transistors with gate−source field plates)」という名称の米国特許出願公開第2006/0202272号、2009年3月10日に取得された「フィールドプレートを備えたワイドバンドギャップトランジスタ(Wide bandgap transistor devices with field plates)」という名称の米国特許第7,501,669号、2006年10月24日に取得された「フィールドプレートを備えたワイドバンドギャップ電界効果トランジスタを含むカスコード増幅器構造(Cascode amplifier structures including wide bandgap field effect transistor with field plates)」という名称の米国特許第7,126,426号、2009年8月11日に取得された「複数のフィールドプレートを備えたワイドバンドギャップトランジスタ(Wide bandgap transistors with multiple field plates)」という名称の米国特許第7,573,078号、2001年11月13日に取得された「半絶縁性炭化ケイ素基板上の窒化物系トランジスタ(Nitride based transistors on semi−insulating silicon carbide substrates)」という名称の米国特許第6,316,793号、2003年7月1日に取得された「トラッピングを減少させたIII族窒化物系FET及びHEMT、並びにその製造方法(Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same)」という名称の米国特許第6,586,781号、2003年4月15日に取得された「窒化ガリウム系キャップセグメント上のゲート接点を有する窒化アルミニウムガリウム/窒化ガリウム高電子移動度トランジスタ(Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment)」という名称の米国特許第6,548,333号、2002年11月14日に公開された「バリア/スペーサ層を備えたIII族窒化物系の高電子移動度トランジスタ(HEMT)(Group−Ill nitride based high electron mobility transistor (HEMT) with barrier/spacer layer)」という名称の米国特許出願公開第2002/0167023号、及び2003年1月30日に公開された「絶縁ゲートAlGaN/GaN HEMT(Insulating gate AlGaN/GaN HEMT)」という名称の米国特許出願公開第2003/0020092号に記載されており、これらの各公報の内容は、本明細書に完全に記載されているかのように引用により本明細書に組み入れられる。いくつかの実施形態は、本発明主題の譲受人であるノースカロライナ州ダラムのCree社製のモデルG28V3、モデルG50V3、モデルG28V4及び/又はモデルG40V4などのGaN系トランジスタを使用することができる。さらに、いくつかの実施形態によるMMICドハティ増幅器は、その他のタイプのヘテロ接合トランジスタなどの、GaN HEMT以外の能動素子を使用することができると理解されたい。
いくつかの実施形態では、インピーダンスインバータ回路140が負荷インピーダンスに整合しなくてもよく、例えば、出力結合ノードでのインピーダンスは、ベース増幅器120及びピーキング増幅器130の負荷を最適化できるように実質的に50オーム付近でなくてもよい。負荷整合回路160は、50オーム又はその他の負荷インピーダンスとの好適な整合を行うことができる。
図2〜図7に、いくつかの実施形態によるMMICドハティ増幅器の構成回路及びレイアウトを示す。具体的には、図2〜図5には、電力分配器回路110’、ベース増幅器120’、ピーキング増幅器130’、インピーダンスインバータ回路140’及び負荷整合回路160’をそれぞれ示す。
図2を参照すると、電力分配器回路110’は、それぞれの出力ノード202、203とRF信号を受け取る入力ノード201との間に結合された第1及び第2の集中定数インダクタL1、L2を含む集中定数型ウィルキンソン分配器である。出力ノード202、203と接地ノードとの間にはそれぞれのコンデンサC1、C2が結合され、出力ノード202、203間には抵抗器R1が結合される。いくつかの実施形態では、図2に示す集中定数型の実装ではなく、伝送線素子を用いてこのような電力分配器を実装することもできると理解されたい。電力分配器110’は、ベース増幅器とピーキング増幅器との間で等しい電力分配を行うことも、或いは等しくない電力分配を行うこともできると理解されたい。
一般に、本発明主題の実施形態によるMMICドハティ増幅器内の電力分配器は、ベース増幅器とピーキング増幅器の間の駆動比を制御してピーキング増幅器のターンオンを制御すると理解されたい。電力分配器は、増幅器によって出力結合ノードに供給される電流の位相を、例えば同相になるように制御するために、ベース増幅器とピーキング増幅器との間で何らかの位相整合を行うこともできる。一般に、インピーダンスインバータによってベース増幅器の出力部に導入される位相シフトを補償するには、ピーキング増幅器に約90度の位相シフトを提供することが望ましい。しかしながら、図2に示すウィルキンソン分配器は同相分配器であり、従ってこのような位相シフトは、電力分配器自体ではなく、ピーキング増幅器のための別個の整合回路によって提供することができる。しかしながら、いくつかの実施形態では、ピーキング増幅器回路のための整合回路がこのような位相シフトを生成しなくて済むように、同相電力分配器の代わりに直角又はその他の位相シフト電力分配器を使用することもできる。
図3に示すように、ベース増幅器120’は、接地ノードに結合されたソース端子と、ベース増幅器120’の出力ノード302としての役割を果たすドレイン端子とを有するGaNトランジスタQ1を含む。抵抗器R2、R3、集中定数インダクタL3、コンデンサC3、C4、C5、並びに伝送線セグメントTL1、TL2、TL3、TL4を含む整合回路は、トランジスタQ1のゲート端子を入力ノード202及びバイアスノード303、304に結合する。
図4に示すように、ピーキング増幅器130’は、接地ノードに結合されたソース端子と、ドハティ構成の出力結合ノードとしても機能する出力ノード402としての役割を果たすドレイン端子とを有するGaNトランジスタQ2を含む。抵抗器R5、R6、集中定数インダクタL4、コンデンサC6、C7、C8、並びに伝送線セグメントTL5、TL6、TL7、TL8、TL9、TL10を含む整合回路は、トランジスタQ2のゲート端子を入力ノード203及びバイアスノード403、404に結合する。
図5に示すように、インピーダンスインバータ回路140’は、ベース増幅器出力ノード302とピーキング増幅器出力ノード402(出力結合ノード)との間に結合された集中定数インダクタL5を含む。具体的には、第1の伝送線セグメントTL11が、ベース増幅器出力ノード302を集中定数インダクタL5の第1の端子に結合し、第2の伝送線セグメントTL14が、集中定数インダクタL5の第2の端子をピーキング増幅器出力ノード402に結合する。コンデンサC9は、バイアスノード503に結合された第1の端子と、第3の伝送線セグメントTL13を介して集中定数インダクタL5に結合された第2の端子とを有する。
図6に示すように、負荷整合回路160’は、出力結合ノード402と負荷が接続される出力ノード602との間に直列に結合された第1の伝送線セグメントTL13及び第1のコンデンサC10を含む。第2の伝送線セグメントTL14、並びに第2及び第3のコンデンサC11、C12は、第1の伝送線セグメントTL13と第1のコンデンサC10との接点をバイアスノード603に結合する。
図7に、上述した電力分配器110’、ベース増幅器120’、ピーキング増幅器130’、インピーダンスインバータ回路140’及び負荷整合回路160’に対応する回路と、入力分配器回路110’とを含むMMIC700のレイアウトを示す。図7では、ベース増幅器120’及びピーキング増幅器130’のそれぞれのGaNトランジスタQ1、Q2と、インピーダンスインバータ回路140’の(スパイラルインダクタとして実装される)集中定数インダクタL5及びコンデンサC9とを含む、ベース増幅器120’、ピーキング増幅器130’及びインピーダンスインバータ回路140’の選択的コンポーネントを特に識別する。ベース増幅器120’の第1のGaNトランジスタQ1は、約2.6mmのゲート周辺部を有し、ピーキング増幅器130’の第2のGaNトランジスタQ2は、約5mmのゲート周辺部を有する。これらのコンポーネントは、様々なタイプの炭化ケイ素などの多くの異なる材料で作製できる基板701上に配置される。炭化ケイ素は、III族窒化物に比較的密接な結晶格子整合を提供し、比較的高度なIII族窒化物膜をもたらすことができる。また、炭化ケイ素は、炭化ケイ素上のIII族窒化物デバイスの総出力が基板の熱放散によって過度に制限されないように、比較的高い熱伝導率も有する。炭化ケイ素基板は、デバイスの絶縁能力をもたらし、寄生容量を減少させることもできる。好適なSiC基板は、ノースカロライナ州ダラムのCree社から市販されている。
約3.4mm×約3.4mm(約11.6mm2)の寸法のチップを製造するように50ボルト0.4μmのゲート工程を用いてSiC基板上に形成されたMMIC700に対応するデバイスを評価した。図8に、約7.5のピーク対平均電力比を有するWCDMA(登録商標)入力信号を用いて評価したデバイスの性能特性を示しており、約2.5GHz〜約2.7GHzの周波数範囲の平均出力810(ピーク電力の高さは、約7.5dBとすべきである)、効率820、及び隣接チャネル電力(ACP)830を示す。図示のように、評価したデバイスは、約10W(40dB)以上の平均出力レベルにおいて45%を上回る効率を示す。増幅器のピーク単音出力は、約56Wである。いくつかの実施形態によるMMICドハティ増幅器は、少なくとも約10ワットのピーク出力、及び少なくとも約1GHzの周波数におけるピークを約7dB下回る平均出力レベルにおいて少なくとも35%の効率を生み出すことができる。
さらなる実施形態によれば、ドハティ増幅器MMICを外部負荷整合回路と共に使用するように構成することもできる。図9に示すように、システム900は、電力分配器110と、ベース増幅器120と、ピーキング増幅器130と、ベース増幅器120の出力を出力結合ノード150に結合するインピーダンスインバータ回路140とを含むMMIC910を含むことができる。出力結合ノード150は、外部負荷整合回路920に接続されるように構成することができる。
さらに別の実施形態によれば、ドハティ増幅器MMICが、統合入力ドライバ段を含むことができる。図10に示すように、システム1000は、電力分配器110と、ベース増幅器120と、ピーキング増幅器130と、ベース増幅器120の出力を出力結合ノード150に結合するインピーダンスインバータ回路140と、負荷整合回路160とを含むMMIC1000を含むことができる。MMIC1000は、入力RF信号を受け取るように構成された、出力部が電力分配器110の入力部に結合された入力ドライバ170をさらに含む。入力ドライバ170は、例えばクラスA又はB増幅器とすることができ、全体的利得を高めるために使用することができる。
本発明主題のいくつかの実施形態によるMMICの用途としては、無線基地局などにおける、無線通信システムのための送信機回路が挙げられる。
図面及び明細書には、本発明の典型的な実施形態を開示しており、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示す。
100 MMIC
110 分配器
120 ベース増幅器
130 ピーキング増幅器
140 インピーダンスインバータ
150 出力結合ノード
160 負荷整合



  1. マイクロ波集積回路(MMIC)であって、
    基板と、
    電力増幅器と、
    を備え、前記電力増幅器は、
    入力RF信号を受け取るように構成された入力部を有する、前記基板上の電力分配器回路と、
    前記電力分配器回路の第1の出力部に結合された入力部を有する、前記基板上のベース増幅器と、
    前記電力分配器回路の第2の出力部に結合された入力部と、出力結合ノードに結合された出力部とを有する、前記基板上のピーキング増幅器と、
    前記ベース増幅器の前記出力部を前記出力結合ノードに結合する、前記基板上のインピーダンスインバータ回路と、
    前記出力結合ノードに結合された入力部と、外部負荷に結合されるように構成された出力部とを有する、前記基板上の負荷整合回路と、
    を含む、
    ことを特徴とするMMIC。

  2. 前記インピーダンスインバータ回路は、前記出力結合ノードを前記負荷に整合させるよりも、前記ベース増幅器及び前記ピーキング増幅器の負荷の最適化を優先する、
    請求項1に記載のMMIC。

  3. 前記出力結合ノードにおけるインピーダンスは、実質的に50オームと異なる、
    請求項1に記載のMMIC。

  4. 前記インピーダンスインバータ回路は、前記ベース増幅器の出力部と前記出力結合ノードとの間に結合された少なくとも1つの集中定数インダクタを含む、
    請求項1に記載のMMIC。

  5. 前記少なくとも1つの集中定数インダクタは、スパイラルインダクタを含む、
    請求項4に記載のMMIC。

  6. 前記インピーダンスインバータ回路は、前記出力結合ノードとバイアスノードとの間に結合された少なくとも1つのコンデンサを含む、
    請求項4に記載のMMIC。

  7. 前記インピーダンスインバータ回路は、
    前記ベース増幅器の出力部に結合された第1の端子を有する第1の伝送線セグメントと、
    前記第1の伝送線セグメントの第2の端子に結合された第1の端子を有するスパイラルインダクタと、
    前記スパイラルインダクタの第2の端子に結合された第1の端子と、前記出力結合ノードに結合された第2の端子とを有する第2の伝送線セグメントと、
    前記スパイラルインダクタの第2の端子及び前記第2の伝送線セグメントの第1の端子に結合された第1の端子を有する第3の伝送線セグメントと、
    前記第3の伝送線セグメントの第2の端子に結合された第1の端子と、バイアスノードに結合された第2の端子とを有するコンデンサと、
    を含む、
    請求項1に記載のMMIC。

  8. 前記ベース増幅器は、第1のIII族窒化物系トランジスタを含み、前記ピーキング増幅器は、第2のIII族窒化物系トランジスタを含む、
    請求項1に記載のMMIC。

  9. 前記第1及び第2のIII族窒化物系トランジスタは、それぞれの第1及び第2の窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)を含む、
    請求項8に記載のMMIC。

  10. 前記第1のGaN HEMTは、約2mm〜約3mmの範囲のゲート周辺部を有し、前記第2のGaN HEMTは、約4mm〜約6mmの範囲のゲート周辺部を有する、
    請求項9に記載のMMIC。

  11. 前記ベース増幅器の前記出力部は、前記第1のGaN HEMTのドレインを含み、前記ピーキング増幅器の前記出力部は、前記第2のGaN HEMTのドレインを含む、
    請求項9に記載のMMIC。

  12. 少なくとも約10Wの平均出力と、約2.5GHz〜約2.7GHzの周波数範囲における少なくとも約15dBの利得とを提供するように構成される、
    請求項1に記載のMMIC。

  13. 前記基板は、約15mm2未満の面積を有し、前記MMICは、少なくとも約10Wの平均出力を提供するように構成される、
    請求項1に記載のMMIC。

  14. 入力RF信号を受け取るように構成された入力部と、前記電力分配器回路の前記入力部に結合された出力部とを有する、前記基板上の入力ドライバ回路をさらに備える、
    請求項1に記載のMMIC。

  15. モノリシックマイクロ波集積回路(MMIC)であって、
    基板と、
    電力増幅器と、
    を備え、前記電力増幅器は、
    入力RF信号を受け取るように構成された入力部を有する、前記基板上の電力分配器回路と、
    前記電力分配器回路の第1の出力部に結合された入力部を有する、前記基板上のベース増幅器と、
    前記電力分配器回路の第2の出力部に結合された入力部と、出力結合ノードに結合された出力部とを有する、前記基板上のピーキング増幅器と、
    前記ベース増幅器の前記出力部と前記出力結合ノードとの間に結合された、前記ベース増幅器の前記出力部を前記出力結合ノードに結合する集中定数インダクタと、前記出力結合ノードとバイアスノードとの間に結合されたコンデンサとを含む、前記基板上のインピーダンスインバータ回路と、
    を含む、
    ことを特徴とするMMIC。

  16. 前記インピーダンスインバータ回路は、前記集中定数インダクタと直列に結合された伝送線セグメントをさらに含む、
    請求項15に記載のMMIC。

  17. 前記インピーダンスインバータ回路は、
    前記ベース増幅器の前記出力部を前記集中定数インダクタに結合する第1の伝送線セグメントと、
    前記集中定数インダクタを前記出力結合ノードに結合する第2の伝送線セグメントと、
    をさらに含む、
    請求項15に記載のMMIC。

  18. 前記インピーダンスインバータ回路は、前記少なくとも1つのコンデンサと直列に結合された伝送線セグメントをさらに含む、
    請求項15に記載のMMIC。

  19. 前記インピーダンスインバータ回路は、
    前記ベース増幅器の前記出力部に結合された第1の端子と、前記集中定数インダクタの第1の端子に結合された第2の端子とを有する第1の伝送線セグメントと、
    前記集中定数インダクタの第2の端子と前記出力結合ノードとの間に結合された第2の伝送線セグメントと、
    前記集中定数インダクタの前記第2の端子に結合された第1の端子と、前記コンデンサに結合された第2の端子とを有する第3の伝送線セグメントと、
    を含む、
    請求項15に記載のMMIC。

  20. 前記コンデンサは、第1のコンデンサを含み、前記バイアスノードは、第1のバイアスノードを含み、前記MMICは、負荷整合回路をさらに備え、該負荷整合回路は、
    前記出力結合ノードに結合された第1の端子を有する第4の伝送線セグメントと、
    前記第4の伝送線セグメントの第2の端子に結合された第1の端子と、外部負荷に結合されるように構成された第2の端子とを有する第2のコンデンサと、
    前記第2のコンデンサの前記第1の端子と、前記第4の伝送線セグメントの前記第2の端子とに結合された第1の端子を有する第5の伝送線セグメントと、
    前記第5の伝送線セグメントの第2の端子とバイアスノードとの間に結合された第3のコンデンサと、
    を含む、
    請求項19に記載のMMIC。

  21. 前記集中定数インダクタは、スパイラルインダクタを含む、
    請求項15に記載のMMIC。

  22. 前記出力結合ノードに結合された入力部と、外部負荷に結合されるように構成された出力部とを有する、前記基板上の負荷整合回路をさらに備える、
    請求項15に記載のMMIC。

  23. 前記コンデンサは、第1のコンデンサを含み、前記バイアスノードは、第1のバイアスノードを含み、前記負荷整合回路は、
    前記出力結合ノードに結合された第1の端子を有する第1の伝送線セグメントと、
    前記第1の伝送線セグメントの第2の端子に結合された第1の端子と、外部負荷に結合されるように構成された第2の端子とを有する第2のコンデンサと、
    前記第1のコンデンサの前記第1の端子と、前記第1の伝送線セグメントの前記第2の端子とに結合された第1の端子を有する第2の伝送線セグメントと、
    前記第2の伝送線セグメントの第2の端子と第2のバイアスノードとの間に結合された第3のコンデンサと、
    を含む、
    請求項22に記載のMMIC。

  24. 前記ベース増幅器は、第1のIII族窒化物系トランジスタを含み、前記ピーキング増幅器は、第2のIII族窒化物系トランジスタを含む、
    請求項15に記載のMMIC。

  25. 前記第1及び第2のIII族窒化物系トランジスタは、それぞれの第1及び第2の窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)を含む、
    請求項24に記載のMMIC。

  26. 前記第1のGaN HEMTは、約2mm〜約3mmの範囲のゲート周辺部を有し、前記第2のGaN HEMTは、約4mm〜約6mmの範囲のゲート周辺部を有する、
    請求項25に記載のMMIC。

  27. 前記ベース増幅器の前記出力部は、前記第1のGaN HEMTのドレインを含み、前記ピーキング増幅器の前記出力部は、前記第2のGaN HEMTのドレインを含む、
    請求項25に記載のMMIC。

  28. 少なくとも約10Wの平均出力と、約2.5GHz〜約2.7GHzの周波数範囲における少なくとも約15dBの利得とを提供するように構成される、
    請求項15に記載のMMIC。

  29. 前記基板は、約15mm2未満の面積を有し、前記MMICは、少なくとも約10Wの平均出力を提供するように構成される、
    請求項15に記載のMMIC。

  30. 外部負荷整合回路に結合された請求項15に記載のMMICを備える、
    ことを特徴とするシステム。

  31. 入力RF信号を受け取るように構成された入力部と、前記電力分配器回路の前記入力部に結合された出力部とを有する、前記基板上の入力ドライバ回路をさらに備える、
    請求項15に記載のMMIC。

  32. マイクロ波集積回路(MMIC)であって、
    基板と、
    前記基板上のドハティ増幅器と、
    前記ドハティ増幅器の出力結合ノードに結合された入力部と、外部負荷に結合されるように構成された出力部とを有する、前記基板上の負荷整合回路と、
    を備えることを特徴とするMMIC。

  33. 前記ドハティ増幅器は、前記出力結合ノードに結合された少なくとも1つの集中定数インダクタを有するインピーダンスインバータ回路を含む、
    請求項32に記載のMMIC。

  34. 前記出力結合ノードにおける出力インピーダンスは、実質的に50オームと異なる、
    請求項32に記載のMMIC。

  35. 少なくとも約10Wの平均出力と、約2.5GHz〜約2.7GHzの周波数範囲における少なくとも約15dBの利得とを提供するように構成される、
    請求項32に記載のMMIC。

  36. 前記基板は、約15mm2未満の面積を有し、前記MMICは、少なくとも約10Wの平均出力を提供するように構成される、
    請求項32に記載のMMIC。

 

 

Patent trol of patentswamp
類似の特許
広帯域電力増幅器モジュールは、複数のスイッチモード増幅器と複数のインピーダンス増幅器モジュールとを含む。各スイッチモード増幅器は、入力信号を受信するための入力、およびRF電力信号を出力するためのRF出力を含む。スイッチモード増幅器は、窒化ガリウム(GaN)から形成される少なくとも1つの半導体スイッチを含む。各インピーダンス増幅器モジュールは、個々のスイッチモード増幅器のRF出力に電気接続される出力を含む。インピーダンス増幅器モジュールは、少なくとも1つのインピーダンス制御信号を各RF出力に注入するように構成される。
デジタル−アナログ変換器(DAC)が、部分的には、デジタル信号に応答して1対の電流加算ノードに電流を供給する多数の入力ステージと、電流加算ノードとDACの出力との間に結合されたインピーダンス減衰器とを含む。インピーダンス減衰器は、機能の中でもとりわけ、プロセス、電圧、および温度の変動による出力負荷インピーダンスの変化に対処し、加算ノードから見たインピーダンスを負荷インピーダンスから分離するために、出力負荷のインピーダンスの範囲を増大させるように適合される。インピーダンス減衰器は、増幅器の高調波ひずみを制御するためのプログラム可能同相モード利得帯域幅を有する差動入力、差動出力増幅器をさらに含む。任意選択で、インピーダンス減衰器は、増幅器の高調波ひずみを制御するための1対のクロスカップル型コンデンサを含む。
ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器が開示される。例示的な設計では、装置は増幅器回路とフィードバック回路とを含む。増幅器回路は、入力信号を受信し、出力信号を与え、ソースディジェネレーションインダクタを含む。フィードバック回路は増幅器回路のノードとソースディジェネレーションインダクタとの間に結合される。フィードバック回路は、増幅器回路とフィードバック回路とを含む増幅器の入力インピーダンスを変化させるためにフィードバックを与える。フィードバック回路はプログラム可能であり得、フィードバックを与えるために有効にされるか、またはフィードバックを与えないために無効にされ得る。代替的に、フィードバック回路は、常に、フィードバックを与えるために有効にされ得る。いずれの場合も、フィードバック回路は、増幅器のための可変入力インピーダンスを与えるための可変利得を有し得る。
構成可能利得と線形化回路とをもつスプリット増幅器が開示される。装置は、増幅器の一部であり得る第1(430)および第2(440)の増幅回路と線形化回路(420)とを含む。第1(430)および第2(440)の増幅回路は並列に増幅器入力(X)に結合され得る。線形化回路(420)も増幅器入力(X)に結合される。第1(430)および第2(440)の増幅回路が高利得モードで有効にされる。第1(430)および第2(440)の増幅回路のうちの1つが低利得モードで有効にされる。線形化回路(420)は、第2のモードで有効にされ、第1のモードで無効にされる。増幅器は複数のセクションに分割される。各セクションは、増幅回路を含み、増幅器の一部分である。低利得モードで1つの増幅回路と線形化回路とを使用して、高い線形性が取得され得る。
本発明の実施形態は、ドハーティ電力増幅回路を開示する。ドハーティ電力増幅回路は、少なくとも2つの2分岐電力デバイスを含み、前記少なくとも2つの2分岐電力デバイスのそれぞれは、2つの電力増幅器を含み、前記少なくとも2つの2分岐電力デバイスにおいて、非対称2分岐電力デバイスのそれぞれに含まれている1つの電力増幅器は、前記ドハーティ電力増幅回路のピーク電力増幅器を個々に形成し、すべての前記非対称2分岐電力デバイスに含まれている他の電力増幅器は、前記ドハーティ電力増幅回路の主電力増幅器を共同して形成する。本発明は、同様に、電力増幅器をさらに開示する。本発明においてドハーティ電力増幅回路と電力増幅器の使用は、主電力増幅器の放熱を改善でき、回路のデバイスの数、回路の領域、費用を削減することができる。
それ自体の局所的な特徴付け情報を生成するRF・PAシステム。RF・PAシステムは、RF入力信号からRF出力信号を生成するためにPAを含み、PAは供給電圧によって電力を供給される。特徴付けブロックは、RF・PAシステムの1つ以上の動作条件(たとえば温度、動作周波数、変調フォーマット、アンテナ不整合など)の複数のレベルに対して、供給電圧とRF・PAシステムの性能(たとえば利得、電力効率、歪み、受信バンドノイズ)との間の関係に対応する特徴付け情報を生成する。振幅推定部ブロックは、RF入力信号の振幅を推定する。供給制御ブロックは、特徴付け情報およびRF入力信号の振幅に基いて、供給電圧を制御するための供給電圧制御信号を生成する。
基準信号に基づいて変調電源電圧を発生させるように構成された包絡線追跡変調電源であって、スイッチモード電源を含み、基準信号における低周波数変動を追跡するための低周波数経路と、線形増幅器を含み、基準信号における高周波数変動を追跡するための補正経路と、線形増幅器の出力から線形増幅器の入力への帰還経路と、変調電源電圧を発生させるためにスイッチモード電源の出力と線形増幅器の出力とを結合するための結合器と、を備える包絡線追跡変調電源が開示される。
適応型電力増幅器 // JP2016511617
例示的な実施形態は、エンベロープトラッキング電力増幅器(310)に関する。デバイスは、無線周波数(RF)入力信号のエンベロープに伴って変動する電源電圧(VDD)を受けるように構成された、スタック構造の複数のトランジスタのうちの第1のトランジスタ(MN)を含み得る。デバイスは、基準電圧に結合されており、電源電圧(VDD)に反比例して変動する動的なバイアス電圧(VG1)を受けるように構成された、スタック構造の複数のうちの第2のトランジスタ(M1)をさらに含み得る。
【選択図】図6
本発明は低遅延デジタルプリディストーションの前のパワー検出に基づくパワー調整方法及び装置を提供し、その方法は、事前設定されたシステムキャリア情報に基づいて、各有効キャリアに対応する有効キャリアチャネルを含む有効キャリア情報を取得するステップと、取得した有効キャリア情報に基づいて各有効キャリアチャネルのキャリアデータに対してサンプリングを行い、その後、前記サンプリングに応じてデジタルアップコンバージョンの前またはデジタルクリッピングの除去前の有効キャリアのコンバイナパワーPaを求めるステップと、前記有効キャリアのコンバイナパワーPaを用いてデジタルプリディストーションの前のパワー調整を行うステップとを含む。本発明において、パワー計算をアップコンバージョンモジュールの前に移動し、デジタルアップコンバージョン及びクリッピングモジュールの固有遅延を充分に利用してパワー計算に必要な時間を相殺し、システム遅延を効果的に低下させる。
【選択図】図1
構成可能ソースディジェネレーションインダクタンスをもち、良好な性能を有する、多出力増幅器が開示される。例示的な設計では、装置(たとえば、ワイヤレスデバイスまたは集積回路)が、増幅器のための利得トランジスタと構成可能ディジェネレーションインダクタとを含む。利得トランジスタは、入力信号を受信し、増幅された信号を与える。増幅器は、第1の動作モードで単一の出力信号を与えるかまたは第2の動作モードで複数の出力信号を与える。構成可能ディジェネレーションインダクタは、利得トランジスタに結合され、第1の動作モードで第1のソースディジェネレーションインダクタンスを与えるかまたは第2の動作モードで第2のソースディジェネレーションインダクタンスを与える。第2のソースディジェネレーションインダクタンスは、第1のソースディジェネレーションインダクタンスよりも小さく、第2の動作モードで生成される出力信号の数に依存し得る。
To top